用于液晶显示器的帧缓冲器像素电路制造技术

一种具有两个控制晶体管（图６）、以及作为存储电容器放置在该存储电容器之前的单独电容器的增强的帧缓冲器像素电路，通过消除所产生的电荷并解决在存储电容器和液晶显示器（ＬＣＤ）电容器之间的电荷共享问题来产生高对比率。存储晶体管可以由ＣＭＯＳ或ＰＭＯＳ制成。仅在将比较器放置在像素电极电路之后时，帧缓冲器像素才可用来驱动表示ＯＮ和ＯＦＦ的二进制显示器，以便以减小的子帧频率来表现灰度等级。（*该技术在2023年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术涉及用于显示系统的像素电路，特别涉及一种用于液晶显示器的帧缓冲器像素电路。
技术介绍
图1示出了相关技术显示设备10。它包括由显示控制电路30控制的像素电路显示板20，所述显示控制电路30具有帧存储器40。相关技术像素电路显示器每种颜色需要多于8位的灰度级表现，并且需要足够低的操作电压，以便能够实现被更好地供电的显示设备，例如膝上型计算机或个人数字助理(PDA)。在显示期间，相关技术像素电路使用用于地址选择的地址驱动器、和用于图像写入和读取周期的扫描驱动器。图2图示了用于液晶显示器的早期帧缓冲器像素的相关技术。开始，当写入信号为ON(选通)时，在数据写入时间期间，将与数据电平(level)成比例的电压存储在Cmem存储电容器中。然后，当在数据写入完成之后施加读取信号时，将所存储的电压传送给Cpixel电容器，帧缓冲器像素使得能够在将新图像的新数据加载到Cmen的同时显示先前存储的图像。相关技术帧缓冲器像素电路具有各种缺点。例如，在Cmem存储电容器和Clcd电容器之间存在电荷共享，当读取信号变为ON时，这两个电容器被短路，如图3(C)-(E)所示。图3(C)示出的Cmem存储电容器和图3(E)示出的Clcd电容器的电压电平在施加读取信号之后变为相等，如图3(D)所示。因此，Cmem存储电容器的电容必须比Clcd电容器的电容大得多，以便使电荷共享问题减到最小。然而，即使对于大得多的Cmem存储电容器，也由于电荷共享效应而总是存在一些电压降。此外，在Clcd电容器处没有电荷泄漏(drain)。也就是说，来自先前图像的Clcd节点处的剩余电荷干扰对新图像进行写入的新电压。具体地说，Clcd电容器的实际电压电平根据先前图像电压而变化，如图3(E)所示。而且，Clcd电容器不是由电力驱动，而是由来自Cmem存储电容器的电荷驱动。因而，需要首先在Clcd电容器的保持时间和Cmem存储电容器的电容方面对Clcd电容器进行优化。由于这些缺点，相关技术帧缓冲器像素提供较差的亮度和对比率。图4图示了第二相关技术帧缓冲器像素电路。帧缓冲器像素使用NMOS晶体管M3的栅极氧化层作为存储电容器。当写入信号是ON时，在数据写入时间期间，根据数据电平的电压被存储在M3的栅极电容器中。当数据写入完成时，对应于读取信号的上拉信号变为ON，并给像素电极(例如，Clcd电容器)充电。在施加上拉信号之前，下拉信号将先前存储在像素电极中的电荷泄漏。Clcd的电荷泄漏确保尤其在新图像的数据电平低于先前的图像数据电平时显示正确的电压。图5示出了图4的帧缓冲器像素的仿真结果。如图5(E)所示，由于与Clcd电容器一起形成另一条通向地的路径的M3的固有(intrinsic)栅极电容器，在像素电极处产生(induce)不希望的电荷。作为分压器工作的这两个电容器确定在数据写入时间期间在Clcd处产生的电压。参照图5，对于在仿真中使用的参数，在数据写入时间期间产生了存储电容器处的电压的大约1/3，如图5(C)和5(E)所示。所产生的电荷影响图像质量，尤其是对比率。为了减小电荷产生的问题，应当增大栅极电容Cgs对Clcd电容的比率，并且应当将所存储的电荷保持至少一帧时间。因此，为了实现高对比率，在大多数毫秒级帧时间的应用中，像素电路需要用于比液晶显示器(LCD)电容器高得多的栅极电容值的相当大的空间(space)，以便保持所存储的电压。在适当的地方通过引用而将以上参考资料合并于此，以便适当地教导其它或替换细节、特征和/或技术背景。
技术实现思路
本专利技术的目的是解决至少上述问题和/或缺点，并提供至少在下文中描述的优点。本专利技术的另一目的是提供一种增强的帧缓冲器像素电路，其可实现高对比率，并以更短的写入时间显示高质量图像。在帧缓冲器像素电路的优选实施例中，使用两个单独的电容器，以便通过使数据写入或读取时间期间产生的电荷减到最少、将暗电平(dark level)保持在其最低亮度从而节省数据写入时间来产生更高的对比率。单独电容器的电容不依赖于彼此的电容，并因此可以独立地进行设计，使得时间常数足够长，以便将所存储的电荷保持一个帧的时间。与栅极电容相反，单独电容器的电容不是电压相关的。lcd电容器Clcd直接由电源驱动，流入lcd电容器的电流由存储在存储电容器处的电压电平控制。此外，在存储电容器Cmem和lcd电容器Clcd之间不存在电容共享。仅在数据读取信号是on(选通)时，才存在所产生的电荷，然而，对于所有数据电平，电荷产生的量相同。因而，电荷产生不改变灰度等级(gray level)，并且还可以通过使用最小尺寸的晶体管来使在lcd电容器处产生的电荷减到最少。在帧缓冲器像素电路的优选实施例中，可以将模拟-脉冲宽度调制(PWM)转换器放置在像素电极(即，lcd电容器)Clcd之后。具体地说，像素电容器Cpixel优选地连接到具有基准电压Vref的比较器，以便产生PWM脉冲来驱动二进制显示器，例如铁电液晶显示器和数字镜显示器(DMD)，从而显著减小子帧频率。具有上述优点的这种像素电路可应用于大多数使用有源驱动的显示器，例如TFT LCD、硅上液晶(LCOS)、电致发光(EL)显示器、等离子显示板(PDP)和场发射显示器(FED)、场序制色彩显示器、投影显示器、以及直视显示器如头戴式显示器(HMD)。这种技术也可用于LCOS束偏转器、相位阵列束偏转器，并且在采用硅衬底底板的反射式显示器中尤为有效。本专利技术的其它优点、目的和特征将部分在以下描述中阐述，部分将在审查以下内容时对本领域普通技术人员来说变得清楚、或者可以从本专利技术的实践中得知。如同在所附权利要求中具体指出的那样，可以实现和达到本专利技术的目的及优点。附图说明将参考以下附图来详细描述本专利技术，在附图中，相同的附图标记指示相同的元件，其中图1是图示相关技术像素板显示器的一般结构的图。图2是图示第一相关技术帧缓冲器像素电路的图。图3示出对图2的帧缓冲器像素电路的仿真结果。图4是图示第二相关技术帧缓冲器像素电路的图。图5示出对图4的帧缓冲器像素电路的仿真结果。图6示出改进(refined)的帧缓冲器像素电路。图7示出根据本专利技术另一优选实施例的帧缓冲器像素电路。图8示出对图6的帧缓冲器像素电路的仿真结果。图9示出根据施加到栅极的电压的栅极电容的表。图10示出根据本专利技术优选实施例的具有CMOS的帧缓冲器像素电路。图11示出对图10的优选实施例帧缓冲器像素的仿真结果，其图示了关于时间的节点处的电压电平。图12是使用NMOS和PMOS晶体管实现的本专利技术的实施例的图。图13示出根据本专利技术优选实施例的具有PMOS的帧缓冲器像素电路。图14是图示根据本专利技术优选实施例的具有比较器的帧缓冲器像素电路的电路图。图15是示出根据本专利技术一个实施例的可以如何生成PWM波形的图。图16示出图示从图13的像素电压和基准电压生成的PWM波形的图。图17示出图示被改变以施加伽马(gamma)校正的基准电压的波形的图。图18示出根据本专利技术优选实施例的具有场序制色彩的单板投影显示器。图19示出根据本专利技术优选实施例的具有部分场序制色彩的双板投影显示器。具体实施例方式现在将参考附图描述本专利技术的优选实施例。图6示出了第一改进帧缓冲器像素电路。在该改进帧缓冲器本文档来自技高网...

【技术保护点】
一种帧缓冲器像素系统，包括：存储单元，用于存储在帧时间期间充入的第一数据值；第一控制器，用于允许存储第一数据值；第二存储单元，用于在帧期间显示第二数据；显示器，用于显示存储在第二存储器中的第二数据值； 第二控制器，用于启动第二存储器，从而启动显示器；泄漏器，用于在显示之后将数据值漏出；以及第三控制器，用于启动泄漏器。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：李相录，詹姆斯C莫里齐奥，克里斯蒂那M约翰逊，
申请(专利权)人：杜克大学，
类型：发明
国别省市：US[美国]