本发明专利技术为一种栅极驱动电路，包括输出第一信号的第一移位寄存器、输出第二信号的第二移位寄存器、与非门、第一开关装置、第二开关装置、控制单元、以及反相器。与非门，具有两个输入端，分别耦接第一信号、第二信号。第一开关装置的输入端耦接与非门的输出端。第二开关装置的输出端耦接第一开关装置的输出端，输入端耦接高电压电平。控制单元，输出控制信号，耦接第一与第二开关装置，使两者不同时导通。反相器的输入端耦接第二开关装置的输出端，反相器的输出端输出栅极驱动信号。
【技术实现步骤摘要】
本专利技术涉及一种栅极驱动电路，特别是涉及一种可解决关机残影问题的栅极驱动电路。
技术介绍
液晶屏幕在关机后，如果液晶屏幕的驱动电路设计不佳，便有可能发生残影的问题，长期下来会对液晶屏幕造成不良的影响。图1为已知用以解决液晶屏幕关机残影的液晶面板示意图。在图1中，TFT阵列10由栅极驱动电路12与数据驱动电路11所控制，而为解决关机残影的问题，栅极驱动电路12耦接一控制电路15以消除关机残影的问题。控制电路15中，利用电压转换器14输出的电压VDD，在液晶屏幕开机时对电容106充电，当液晶屏幕关机时，藉由PMOS晶体管102，将电容106中储存的电压VDD传送到栅极驱动电路12中，用以中和TFT阵列10中TFT单元(如TFT单元13)的影像电压，以达到消除残影的方式。但在此设计中，在液晶面板正常显示时，用来作为关电压的VEE因为必须经过电阻194而传送到栅极驱动电路12，会造成电流的驱动能力降低，在高分辨率面板中使得液晶面板接收到的关电压VEE受到其它讯号的干扰而产生影像色偏的问题。
技术实现思路
本专利技术的目的为提供一种可解决液晶屏幕关机残影问题的栅极驱动电路。本专利技术提供一种栅极驱动电路，包括一第一移位寄存器、一第二移位寄存器、一与非门、一选择单元、一控制信号产生单元、以及一反相器。第一移位寄存器用以输出一第一信号。第二移位寄存器用以输出一第二信号。与非门(NAND gate)，具有两个输入端与一输出端，所述输入端分别耦接该第一信号、该第二信号。选择单元可以是一第一开关装置及一第二开关装置所组成。其中，第一开关装置，具有一控制端、一输入端以及一输出端，其中该输入端耦接该与非门的输出端。第二开关装置，具有一控制端、一输入端以及一输出端，其中该输出端耦接该第一开关装置的输出端，该输入端耦接一低电压电平。控制信号产生单元，输出一控制信号，耦接该第一开关装置与该第二开关装置的控制端，使该第一开关装置与该第二开关装置不同时导通。反相器，具有一输入端与一输出端，其中该反相器的该输入端耦接该第二开关装置的输出端，该反相器的该输出端输出一栅极驱动信号。本专利技术还提供一种栅极驱动电路，包括一第一移位寄存器、一第二移位寄存器、一与非门、一第一开关装置、一第二开关装置、一控制信号产生单元、以及一反相器。第一移位寄存器用以输出一第一信号。第二移位寄存器用以输出一第二信号。与非门(NAND gate)，具有两个输入端与一输出端，所述输入端分别耦接该第一信号、该第二信号。反相器，具有一输入端与一输出端，其中该反相器的该输入端耦接该与非门的输出端。第一开关装置，具有一控制端、一输入端以及一输出端，其中该输入端耦接该栅极驱动信号。第二开关装置，具有一控制端、一输入端以及一输出端，其中该输出端耦接该第一开关装置的输出端，该输入端耦接一第二电压电平。控制信号产生单元，输出一控制信号，耦接该第一开关装置与该第二开关装置的控制端，使该第一开关装置与该第二开关装置不同时导通。本专利技术还提供一种液晶显示装置，包括一像素阵列、一数据驱动电路以及一种上述的栅极驱动电路，其中该数据驱动电路与该栅极驱动电路用以驱动该像素阵列。本专利技术还提供一种电子装置，包括一种上述的液晶显示装置以及一控制装置，用以控制该液晶显示装置。为使本专利技术的上述和其它目的、特征、和优点能更明显易懂，下文特举出较佳实施例，并结合附图详细说明如下。附图说明图1为已知用以解决液晶屏幕关机残影的液晶面板示意图。图2为根据本专利技术的栅极驱动电路的一实施例的示意图。图3为图2中栅极驱动电路运作的信号波形图。图4为根据本专利技术的栅极驱动电路的另一实施例的示意图。图5为使用本专利技术的栅极驱动电路的液晶面板的一实施例的示意图。图6为使用如图5的液晶面板的电子装置的一实施例的示意图。附图符号说明10～TFT阵列 11～栅极驱动电路12～数据驱动电路 13～TFT单元14～电压转换器 15～控制电路102～PMOS晶体管 194～电阻106～电容201～第一移位寄存器202～第二移位寄存器 203～第三移位寄存器204～与非门 205～与非门206～PMOS晶体管 207～NMOS晶体管208～PMOS晶体管 209～NMOS晶体管210～反相器 211～反相器213～控制单元214～端点215～端点215a、215b～选择单元60～像素阵列 61～栅极驱动电路62～数据驱动电路 80～电子装置71～控制单元 70～液晶面板具体实施方式图2为根据本专利技术的栅极驱动电路的一实施例的示意图。在栅极驱动电路61中包括多个移位寄存器，在本实施例中仅以3个移位寄存器做说明，非用以限制本专利技术。控制单元213用以输出一控制信号Dreset，在本实施例中，当液晶面板开机时，控制信号Dreset为逻辑低电平，当液晶面板关机时，控制信号Dreset为逻辑高电平。与非门204具有两个输入端，分别耦接第一移位寄存器201与第二移位寄存器202。与非门204通过选择单元215a耦接反相器210的输入端。选择单元215a受控于一控制信号Dreset，使得反相器210接收到一逻辑低电平的电压信号。选择单元215a包括至少两个开关装置，例如PMOS晶体管206与NMOS晶体管207，以确保反相器210接收到逻辑低电平的电压信号。与非门204的输出端耦接PMOS晶体管206的第一源/漏极。PMOS晶体管206的第二源/漏极与NMOS晶体管207的第一源/漏极耦接反相器210的输入端。PMOS晶体管206的栅极与NMOS晶体管207的栅极耦接控制单元213的控制信号Dreset，利用控制信号Dreset使得PMOS晶体管206的栅极与NMOS晶体管207不同时导通。NMOS晶体管207的第二源/漏极耦接一低电压源VSS。反相器210的输出端用以输出第一栅极驱动信号Gate 1。与非门205具有两个输入端，分别耦接第二移位寄存器220与第三移位寄存器203。与非门205通过选择单元215b耦接反相器211的输入端。选择单元215b受控于一控制信号Dreset，使得反相器211接收到一逻辑低电平的电压信号。选择单元215b包括至少两个开关装置，例如PMOS晶体管208与NMOS晶体管209，以确保反相器211接收到逻辑低电平的电压信号。与非门205的输出端耦接PMOS晶体管208的第一源/漏极。PMOS晶体管208的第二源/漏极与NMOS晶体管209的第一源/漏极耦接反相器211的输入端，PMOS晶体管208的栅极与NMOS晶体管209的栅极耦接控制单元213的控制信号Dreset，NMOS晶体管209的第二源/漏极耦接一低电压源VSS。反相器211的输出端用以输出第二栅极驱动信号Gate 2。图2中栅极驱动电路的运作，请参考图3。图3为图2中栅极驱动电路运作的信号波形图。第一移位寄存器201的输出信号SR1以及第二移位寄存器202的输出信号SR2同时位于逻辑高电平且控制信号Dreset为低电压电平，使得第一栅极驱动信号Gate 1为逻辑高电平。接着，第二移位寄存器202的输出信号SR2以及第三移位寄存器203的输出信号SR3同时位于逻辑高电平且控制信号Dreset为低电压电平，使得第二栅极驱动信号Gate 2为逻辑高电平。之本文档来自技高网...
【技术保护点】
一种栅极驱动电路，包括：一第一移位寄存器，输出一第一信号；一第二移位寄存器，输出一第二信号；一与非门，具有两个输入端与一输出端，所述输入端分别耦接该第一信号以及该第二信号；一第一开关装置，具有一控制端，一输入 端以及一输出端，其中该输入端耦接该与非门的输出端；一第二开关装置，具有一控制端、一输入端以及一输出端，其中该输出端耦接该第一开关装置的输出端，该输入端耦接一高电压电平；一控制信号产生单元，输出一控制信号，耦接该第一开关装置与 该第二开关装置的控制端，使该第一开关装置与该第二开关装置不同时导通；以及一反相器，具有一输入端与一输出端，其中该反相器的该输入端耦接该第二开关装置的输出端，该反相器的该输出端输出一栅极驱动信号。
【技术特征摘要】
【专利技术属性】
技术研发人员：柯宏浜，罗平，
申请(专利权)人：统宝光电股份有限公司，
类型：发明
国别省市：71[中国|台湾]
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。