本发明专利技术公开了一种显示装置的驱动电路，包括第一至第Ｎ触发信号产生级（Ｎ为大于０的整数），其中第ｉ触发信号产生级（ｉ介于１～Ｎ的整数）包括第ｉ移位寄存器与第ｉ逻辑门，第ｉ移位寄存器将第ｉ触发信号产生级的输入信号进行三态反相而得第ｉ三态反相信号，并将第ｉ三态反相信号再经三态反相成第ｉ＋１触发信号产生级的输入信号，第ｉ逻辑门根据第ｉ三态反相信号与第ｉ＋１触发信号产生级的输入信号而产生第ｉ逻辑信号，第ｉ－１触发信号产生级根据第ｉ逻辑信号而产生第ｉ－１触发信号。
【技术实现步骤摘要】
本专利技术有关于一种显示装置的驱动电路，且特别有关于一种不需外加输出使 能信号以节省耗能的显示装置的驱动电路。
技术介绍
目前显示装置的驱动电路包括栅极驱动电路(gate driver)与源极驱动电路 (source driver)。栅极驱动电路与源极驱动电路都包括触发信号产生电路。在栅 极驱动电路中，触发信号产生电路，比如当成扫描电路，用于产生栅极开/关信号， 以控制像素的开/关。而在源极驱动电路中，触发信号产生电路可当成移位寄存器 (shift register)级，用以产生复数个触发信号，以触发数据锁存器(data latch)。现有的扫描电路是利用移位寄存器(Shift Register)所产生的信号与输出使 能信号(Output Enable, OE)来做与逻辑(AND)运算，以达到可以分开扫描电路的相 邻两个扫描级扫描信号的效果，避免相邻扫描信号线同时开启，而造成显示错误。 传统扫描电路中的每一扫描级电路如图1所示。图1为传统型扫描电路的每一扫描级的电路图。请参照图1，其包括第一三态 反相器101、第一反相器102、第二三态反相器103、第三三态反相器104、第二反 相器105、第四三态反相器106、与非门107、以及第三反相器108，其中每一三态 反相器皆具有一时钟脉冲输入端与一反相时钟脉冲输入端。第一三态反相器101接收前一扫描级所产生的输入信号IN(然而，第一扫描级 的输入信号IN为从扫描电路外部所输入的外部输入信号)，并依据时钟脉冲信号 CK与反相时钟脉冲信号CKB来将输入信号进行三态反相之后输出。反相时钟脉冲 信号CKB为将时钟脉冲信号CK反相而得。三态反相的动作描述如下若输入信号 頂为逻辑1 (即高电位)，而此时之时钟脉冲信号CK也为逻辑1，则第一三态反相 器101将输入信号IN反相为逻辑0(即低电位)，然而，若此时的时钟脉冲信号CK 为逻辑O，则第一三态反相器101将输入信号IN保持为逻辑1。若输入信号IN为 逻辑O，而此时的时钟脉冲信号CK也为逻辑O，则第一三态反相器101将输入信号IN反相为逻辑1，然而，若此时之时钟脉冲信号CK为逻辑1，则第一三态反相器 101将输入信号IN保持为逻辑0。三态反相的真值表描述如下<table>table see original document page 8</column></row><table>以下之说明书中所提到的三态反相动作请参照图1的第一三态反相器101的动作方式，不再加以赘述。第一反相器102接收第一三态反相器101的输出，并将第一三态反相器101 的输出进行反相之后输出。第二三态反相器103依据时钟脉冲信号CK与反相时钟 脉冲信号CKB来将第一反相器102的输出进行三态反相之后输出，并且第二三态反 相器103的输出也反馈至第一反相器102的输入。第三三态反相器104依据时钟脉 冲信号CK与反相时钟脉冲信号CKB来将第二三态反相器103的输出进行三态反相 之后输出。第二反相器105接收第三三态反相器104的输出，并将第三三态反相器 104的输出进行反相之后输出。第四三态反相器106也依据时钟脉冲信号CK与反 相时钟脉冲信号CKB来将第二反相器105进行三态反相之后输出，并且第四三态反 相器106的输出也反馈至第二反相器105的输入。第四三态反相器106的输出信号 即为下一扫描级的输入信号。接着，将第二反相器105的输出与输出使能信号0E经由与非门107与第三反 相器108的逻辑运算而产生扫描信号0UTPUT1。扫描信号0UTPUT1即为第一扫描级 所产生的信号，用于驱动面板中的显示单元(像素)。如此一来便可得到彼此不相重 叠的扫描信号0UTPUT1 0UTPUTN。扫描信号OUTPUTN代表由第N扫描级所产生的 扫描信号。以下利用连续5级的扫描级所输出的扫描信号来说明输出使能信号OE 与各个扫描级所输出的扫描信号彼此之间的关系，如图2所示。图2为现有的扫描电路的连续5级的扫描级所输出的扫描信号的波形图。请参 照图2,图2中的IN表示为外部输入信号、CK表示为时钟脉冲信号、OE表示为输出使能信号、0UTPUT1至0UTPUT5表示为第一扫描级至第五扫描级所输出的扫描信 号。由图2可以知道，在外部输入信号IN的脉冲(pulse，如图2的201所示)输入 至扫描电路之后，第一扫描级至第五扫描级所输出的扫描信号0UTPUT1至0UTPUT5， 每两个扫描信号(如图2之202与203所示)之间的时间差距恰好会等于输出使能信 号0E的两个脉冲(如图2的204与205所示)之间的时间差距，可由两个虚线(如图 2的206与207所示)来表示脉冲202、 203、 204、以及205彼此之间的关系。而且， 各扫描信号的脉冲宽度也等于输出使能信号0E的脉冲宽度。脉冲208与脉冲201 都为外部输入信号IN的脉冲。然而，由图2中也可以得知，因现有技术必需利用输出使能信号OE来令相邻 扫描信号不致于重叠，此输出使能信号OE会额外增加扫描电路的耗电量。
技术实现思路
本专利技术的目的之一在提供一种显示装置的驱动电路，其不需外加输出使能信 号便具有分开相邻触发信号的效果。为达成上述及其他目的，本专利技术提出一种显示装置的驱动电路，其中第i触发信号产生级，i介于l N的整数，包括第i移位寄存器与第i逻辑 门，第i移位寄存器将第i-l触发信号产生级所产生的第i触发信号产生级的输入 信号进行三态反相而得第i三态反相信号，并将第i三态反相信号再经三态反相成 第i+l触发信号产生级的输入信号，第i逻辑门根据第i三态反相信号与第i+l 触发信号产生级的输入信号而产生第i逻辑信号，第i-1触发信号产生级根据第i 逻辑信号而产生第i-l触发信号。依照本专利技术的较佳实施例所述，上述驱动电路中的每一第i逻辑门包括第一 晶体管、第二晶体管、第三晶体管、第四晶体管、第五晶体管、第六晶体管、第七 晶体管、以及第八晶体管。第一晶体管电性连接至电压源，且第一晶体管依据第i三态反相信号决定是 否导通。第二晶体管电性连接至第一晶体管，且第二晶体管依据第i+l触发信号产 生级的输入信号决定是否导通。第三晶体管电性连接至第二晶体管，且第三晶体管 依据第i三态反相信号决定是否导通。第四晶体管电性连接于第三晶体管与接地端 之间，且第四晶体管依据第i+l触发信号产生级的输入信号的反相信号决定是否导通。第五晶体管电性连接至电压源，且第五晶体管依据第i三态反相信号的反相信号决定是否导通。第六晶体管电性连接至第五晶体管，且第六晶体管依据第i+l 触发信号产生级的输入信号的反相信号决定是否导通。第七晶体管电性连接至第六 晶体管与第二晶体管，且第七晶体管依据第i三态反相信号的反相信号决定是否导 通，以及由该第七晶体管、该第六晶体管、该第二晶体管、与该第三晶体管的相互 电性连接处输出该第i逻辑信号。第八晶体管电性连接于第七晶体管与接地端之 间，且第八晶体管依据第i+l触发信号产生级的输入信号决定是否导通。如本专利技术的较佳实施例所述，本专利技术是将驱动电路中的第i触发信号产生级 搭配一个第i逻辑门，并且使第i触发信号产生级将其输入信号三态反相成第i 三态反相信号，以及本文档来自技高网...
【技术保护点】
一种显示装置的驱动电路，包括第一至第Ｎ触发信号产生级，Ｎ为大于０的整数，其中：该第一触发信号产生级包括一第一移位寄存器，该第一移位寄存器将一外部输入信号三态反相成一第一三态反相信号，并将该第一三态反相信号进行三态反相而得该第二触发信 号产生级的一输入信号，该第一移位寄存器还根据该第二触发信号产生级的一第二逻辑信号而产生一第一触发信号；以及该第ｉ触发信号产生级，ｉ是介于２～Ｎ的整数，包括一第ｉ移位寄存器与一第ｉ逻辑门，该第ｉ移位寄存器将该第ｉ－１触发信号产生级所产 生的该第ｉ触发信号产生级的该输入信号三态反相成一第ｉ三态反相信号，并将该第ｉ三态反相信号进行三态反相而得该第ｉ＋１触发信号产生级的一输入信号，该第ｉ逻辑门根据该第ｉ三态反相信号与该第ｉ＋１触发信号产生级的该输入信号而产生一第ｉ逻辑信号，该第ｉ－１触发信号产生级根据该第ｉ逻辑信号而产生该第ｉ－１触发信号。
【技术特征摘要】
【专利技术属性】
技术研发人员：蔡政宏，黄俊尧，陈和成，
申请(专利权)人：中华映管股份有限公司，
类型：发明
国别省市：71[中国|台湾]
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。