显示设备的灰度电势产生电路、数据驱动器以及显示设备制造技术

本发明专利技术涉及显示设备的灰度电势产生电路、数据驱动器以及显示设备。所述灰度电势产生电路，包括：第一梯度电阻电路，其两端提供有第一和第二参考电压，以产生ｊ个灰度电势（ｊ为２或更大的整数）并将所产生的ｊ个灰度电势输出给ｊ个第一节点，其中ｊ个灰度电势通过划分第一和第二参考电压产生；第二梯度电阻电路，从由第一梯度电阻电路产生的ｊ个灰度电势中产生ｋ个灰度电势（其中，ｊ＞ｋ），以及ｋ个开关，根据第一控制信号，将由第二梯度电阻电路产生的ｋ个灰度电势提供给ｊ个第一节点中的ｋ个第一节点。

【技术实现步骤摘要】

本专利技术涉及显示设备的灰度(gradation)电势产生电路、数据驱 动器以及显示设备。
技术介绍
在信息和通信时代，液晶显示设备(LCD)由于其纤细、轻薄和 低功耗的优点而广泛应用于OA、消费领域和工业领域作为不可或缺的 平板显示设备。通常，在这种液晶显示设备中，布置了具有灰度电势 产生电路的液晶显示IC (液晶驱动电路)。通过这种灰度电势产生电 路产生多个灰度电势。接着，根据图像数据信号，由解码电路选择多 个灰度电势中的一个。由解码电路选择的灰度电势的电流由电压跟随 器放大。放大的灰度电势通过数据线提供给液晶面板。图10是显示6位数据驱动器IC3的结构的框图。数据驱动器IC3 包括接收器&串行/并行转换电路10、锁存电路11、移位寄存器电路12、 解码电路13和灰度电势产生电路14。接收器&串行/并行转换电路10 接收从定时控制器IC发送的串行图像数据信号，并对于像素转换成并 行数据D00至D05。移位寄存器电路12连续传输由接收器&串行/并行 转换电路10转换的并行数据D00至D05，并对于门信号线的1条线传 输数据。将并行数据D00至D05发送到作为存储电路的锁存电路11， 并存储相应于输出数目的数字灰度数据。将灰度电势VDATAO至 VDATA63输入到解码电路13。接着，对于来自灰度电势VDATA0至 VDATA63的每个输出，解码电路13选择对应于从锁存电路11发送的 数字灰度数据D00至D05的灰度电势。要注意的是，灰度电势VDATAO 至VDATA63由灰度电势产生电路14产生，并被输出到解码电路13。 而且，在解码电路13中具有相同极性的输出之间共享灰度电势VDATAO至VDATA63。接着，例如当输出的数目为720时，将由解码 电路13所选择的每个输出的灰度电势输出到为每个输出提供的电压跟 随器15的输入tl至t720。也就是说，当灰度电势由解码电路13选择 时，所有输出的电压跟随器15的输入(tl至t720)都充电和放电。接 着，通过数据线(outl至out720) 16，将所选择的灰度电势提供给液 晶面板的每个像素。当向电压跟随器15的输入tl至t720提供灰度电势时，需要花费 时间来达到目标灰度电势的电平。所花费的时间对应于由电压跟随器 15的输入电容、灰度电势产生电路14的输出阻抗和解码电路13的电 阻分量所确定的时间常量。如果这个时间很长，则对液晶面板的电压 写入就会变得很慢并会影响图像，因此，就必须尽可能将其縮短。例如，在日本未审专利申请公开No.2005-37746中公开了液晶显 示设备的灰度电势产生电路14。将参考图11和12说明这种灰度电势 产生电路14。图11显示了灰度电势产生电路14的结构。图12是灰度 电势产生电路14的时序图。如在图11中所示，灰度电势产生电路14包括第一电源线VDD、 第二电源线VCOM、第一梯度电阻电路20、第二梯度电阻电路21和 开关Sl至S64。第一梯度电阻电路20产生多个灰度电势并将所产生的 灰度电势分别提供给多个第一节点。具体地，第一梯度电阻电路20由 划分(divide)第一电源线VDD和第二电源线VCOM的电势差的电阻 R1至R64形成，并产生灰度电势VDATA0至VDATA63。第二梯度电 阻电路21产生与第一梯度电阻电路20相同数量的灰度电势，并将所 产生的灰度电势分别提供给多个第二节点。具体地，第二梯度电阻电 路21由划分第一电源线VDD和第二电源线VCOM的电势差的电阻rl 至r64形成，并产生灰度电势VDATA0至VDATA63。要注意的是， 第二梯度电阻电路21具有比第一梯度电阻电路20更低的电阻值。也 就是说，电阻rl至r64的合成电阻具有比电阻Rl至R64的合成电阻要低的电阻值。而且，在第一梯度电阻20和第二梯度电阻21间提供了对应于所有灰度电平的开关Sl至S64。因此，在第二梯度电阻电路 21中产生的多个灰度电势被提供给第一梯度电阻电路20的多个第一节 点。这里，仅在由解码器选择的灰度电势被经由数据线16提供给像素 的周期中的预定周期内打开开关S1至S64 (参见图12)。接着，暂时 激活具有低电阻值的第二梯度电阻电路21。如上所述，通过使整个灰 度电势产生电路14的输出阻抗为低，电压跟随器15的输入能迅速地 达到目标电压。也就是说，可以通过暂时性地进行高驱动能力的操作 并迅速地对电压跟随器15的输入充电和放电，而提供稳定的灰度电势。 而且，通过关闭开关Sl至S64，关闭第二梯度电阻电路21以仅操作第 一梯度电阻电路20，可以略微抑制功耗的增加。使用在日本未审专利申请公开No.2005-37746中公开的灰度电势 产生电路14来计算所有的输出VDATA0至VDATA63的输出阻抗。这 里，使用MOS晶体管作为开关设备，利用流入第一梯度电阻电路20 的电流I,和流入第二梯度电阻电路21的电流12的比率为1:4的比率， 执行模拟。图6是显示在日本未审专利申请公开No.2005-37746中公开 的灰度电势产生电路14的所有输出VD AT AO至VD AT A63的输出阻抗 (模拟值)的图表。在图6中，垂直轴是输出阻抗，而水平轴是VDATAn (n为从0至63的整数)。通过每个开关设备(MOS晶体管)的开启 电阻的影响，输出阻抗在VDATA32附近变得最高。具体地，在被提供 到距离第一电源线VDD或第二电源线VCOM最近的第一节点的 VDATA0至VDATA63中，输出阻抗变低。接着，在接近在VDATA32 附近的第一和第二电源线的中间电势时，输出阻抗变高。如上所描述 的，在日本未审专利申请公开No.2005-37746中公开的灰度电势产生电 路14中，灰度电势的输出阻抗在第一和第二电源线的中间电势附近变 得最高。从上述的说明中，在图10的解码电路13中，当在VDATA32附近的灰度电压(在第一和第二电源线的中间电势附近的灰度电势)被选为输出给每个电压跟随器15的灰度电势时，电压跟随器15的输入不能以高速放电和充电。也就是说，当选择VDATA32附近的灰度电势 时，相比于选择另一灰度电势时的情况，要花费明显更长的时间来使 电压跟随器15的输入达到目标电压(延迟时间)。这样，当选择在 VDATA0禾n VDATA63附近的灰度电势时，能以高速执行充电和放电。 然而，当选择在VDATA32附近的灰度电势时，充电和放电就变得异常 慢。特别是利用如图11的灰度电势产生电路14的结构，在其中第一 梯度电阻电路20和第二梯度电阻电路21具有对应于所有灰度电平的 输出节点并且它们中的每个都由开关连接，在第一和第二电源线的中 间电势附近的灰度电势的延迟时间的关系为最大，不会改变。因此， 根据上述的结构，不能有效地縮短最大延迟时间。因此，很可能， VDATA32附近的灰度电势的像素产生写入不足，并使显示质量恶化。 而且，对应于所有灰度电平的开关明显增加了灰度电势产生电路14的 电路面积。而且，如在图12中所示，当将由解码器选择的灰度电势经由数据 线16提供给像素时，该灰度电势产生电路14切换为激活和去激活第 二梯度电阻电路21。更具体地，在将由解码电路13选择的灰度电势提 供给电压跟随器本文档来自技高网...

【技术保护点】
一种灰度电势产生电路，包括：　　　　第一梯度电阻电路，其两端提供有第一和第二参考电压，以产生ｊ个灰度电势（ｊ为２或更大的整数）并将所产生的ｊ个灰度电势输出给ｊ个第一节点，所述ｊ个灰度电势通过划分所述第一和第二参考电压产生；　　　　第二梯度电阻电路，以从由所述第一梯度电阻电路产生的ｊ个灰度电势中产生ｋ个灰度电势（其中，ｊ＞ｋ）；和　　　　ｋ个开关，以根据第一控制信号，将由所述第二梯度电阻电路产生的ｋ个灰度电势提供给ｊ个所述第一节点中的ｋ个第一节点。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：梅田谦吾，土弘，
申请(专利权)人：恩益禧电子股份有限公司，
类型：发明
国别省市：JP[日本]