电子部件及其制造方法技术

本发明专利技术提供一种电子部件，其具有底填材料容易浸入的结构。电子部件(1)包括：形成在基片(2)上的、将导体层(M1～M4)和绝缘层(6～8)交替层叠而成的功能层(10)；和设置在绝缘层(8)上的端子电极(41～44)。位于最上层的绝缘层(8)，其平面形状为大致矩形，且具有在俯视时从各边(E1～E4)起在平面方向上突出的突出部(81～84)。由此，当在上下反转装载于母板后，供给底填材料时，底填材料因以突出部(81～84)为起点的表面张力而浸入到母板与电子部件的间隙。因此，即使在母板和电子部件的间隙窄的情况下，也能够使底填材料容易浸入。也能够使底填材料容易浸入。也能够使底填材料容易浸入。

【技术实现步骤摘要】
电子部件及其制造方法


[0001]本专利技术涉及电子部件及其制造方法，特别是涉及基片以成为上侧的方式上下反转并装载于母板的电子部件及其制造方法。

技术介绍

[0002]专利文献1和2中公开有在基片上形成有电容器和电感器的电子部件。专利文献1和2中记载的电子部件包括：形成于最下层的导体层的下部电极和电感器图案；覆盖下部电极和电感器图案的电介质膜；和经由电介质膜与下部电极相对的上部电极。而且，最上层的导体层构成端子电极，在向母板安装时，在以基片成为上侧的方式上下反转的状态下安装。在将电子部件安装于母板后，有时以提高可靠性为目的，在母板和电子部件的间隙填充底填材料。
[0003]现有技术文献
[0004]专利文献
[0005]专利文献1：日本特开2007
‑
142109号公报
[0006]专利文献2：日本特开2008
‑
34626号公报

技术实现思路

[0007]专利技术要解决的课题
[0008]但是，如果母板和电子部件的间隙窄，则存在底填材料难以浸入母板和电子部件的间隙的这一问题。
[0009]因此，本专利技术提供一种使基片以成为上侧的方式上下反转并装载于母板的电子部件及其制造方法，其特征在于：具有底填材料容易浸入浸入的结构。
[0010]用于解决课题的方法
[0011]本专利技术提供一种电子部件，其特征在于，包括：基片；形成在基片上的、多个导体层和多个绝缘层交替层叠而成的功能层；和设置在多个绝缘层中位于最上层的绝缘层上的多个端子电极，位于最上层的绝缘层，其平面形状为大致矩形，且具有俯视时至少从一边起在平面方向上突出的突出部。
[0012]根据本专利技术，如果在上下反转装载于母板后，供给底填材料，则底填材料通过以突出部为起点的表面张力浸入母板和电子部件的间隙。因此，即使在母板和电子部件的间隙窄的情况下，也能够使底填材料容易浸入。
[0013]在本专利技术中，突出部也可以在俯视时与基片重叠。由此，电子部件的平面尺寸不会因突出部而增大。
[0014]在本专利技术中，突出部也可以位于一边的大致中央部。由此，以突出部为起点浸入的底填材料在母板和电子部件的间隙整体中容易扩散。该情况下，多个端子电极包含第1端子电极和第2端子电极，位于最上层的绝缘层的一边，具有与第1和第2端子电极分别相邻的第1区间和第2区间，突出部位于第1区间与第2区间之间。由此，能够避开端子电极浸入底填材
料。
[0015]本专利技术提供一种电子部件的制造方法，其特征在于，包括：在集合基片上将多个导体层和多个绝缘层交替层叠的第1工序；和第2工序，通过切断集合基片，将包含彼此相邻的第1和第2电子部件的多个电子部件单片化，多个绝缘层中位于最上层的绝缘层，包含属于第1电子部件的第1部分、属于第2电子部件的第2部分、和将第1部分和第2部分局部地连接的桥接结构部，第1工序包含在形成位于最上层的绝缘层之后，在整面上形成种子层，通过进行使种子层成为供电体的电解镀，形成多个端子电极的工序，在第2工序中，将桥接结构部分开。
[0016]根据本专利技术，因为位于最上层的绝缘层具有桥接结构部，所以即使产生绝缘层的收缩引起的剥离，种子层也不会被电分断。因此，能够可靠地进行以种子层为供电体的电解镀。而且，当在第2工序中，桥接结构部被切断时，因为在位于最上层的绝缘层形成突出部，所以也能够促进底填材料的浸入。
[0017]专利技术的效果
[0018]这样，根据本专利技术，能够提供一种具有底填材料容易浸入的结构的电子部件及其制造方法。
附图说明
[0019]图1是用于说明本专利技术的一个实施方式的电子部件1的结构的大致俯视图。
[0020]图2是沿着图1的A
‑
A线的大致截面图。
[0021]图3是表示导体层M1、MM的图案形状的示意性的俯视图。
[0022]图4是表示导体层M2的图案形状的示意性的俯视图。
[0023]图5是表示导体层M3的图案形状的示意性的俯视图。
[0024]图6是电子部件1的等效电路图。
[0025]图7是表示将电子部件1装载于母板50的状态的示意性截面图。
[0026]图8是用于说明底填材料UF的流动的示意性的俯视图。
[0027]图9是用于说明电子部件1的制造方法的工序图。
[0028]图10是用于说明电子部件1的制造方法的工序图。
[0029]图11是用于说明电子部件1的制造方法的工序图。
[0030]图12是用于说明电子部件1的制造方法的工序图。
[0031]图13是用于说明电子部件1的制造方法的工序图。
[0032]图14是用于说明电子部件1的制造方法的工序图。
[0033]图15是用于说明电子部件1的制造方法的工序图。
[0034]图16是用于说明电子部件1的制造方法的工序图。
[0035]图17是用于说明电子部件1的制造方法的工序图。
[0036]图18是用于说明电子部件1的制造方法的工序图。
[0037]图19是用于说明电子部件1的制造方法的工序图。
[0038]图20是用于说明电子部件1的制造方法的工序图。
[0039]图21是用于说明电子部件1的制造方法的工序图。
[0040]图22是表示形成导体层M1之后的状态的大致俯视图。
[0041]图23是表示形成导体层MM之后的状态的大致俯视图。
[0042]图24是表示在绝缘层6上形成通孔21b～28b之后的状态的大致俯视图。
[0043]图25是表示形成导体层M2之后的状态的大致俯视图。
[0044]图26是表示在绝缘层7上形成通孔31b～36b之后的状态的大致俯视图。
[0045]图27是表示形成导体层M3之后的状态的大致俯视图。
[0046]图28是表示在绝缘层8上形成通孔41b～48b之后的状态的大致俯视图。
[0047]图29是沿着图28所示的B
‑
B线的示意性截面图。
[0048]图30是用于说明第1变形例的电子部件1A的结构的大致俯视图。
[0049]图31是用于说明第2变形例的电子部件1B的结构的大致俯视图。
[0050]附图标记说明
[0051]1、1A、1B 电子部件
[0052]1a 最终成为一个电子部件的区域
[0053]2 基片(集合基片)
[0054]3 平坦化层
[0055]4 电介质膜
[0056]5 钝化膜
[0057]6～8 绝缘层
[0058]10 功能层
[0059]11～18、21～27、31～36 导体图案
[0060]19、29、39 牺牲图案
[0061]21a～27a、31a～34a、36a、41a～44a 通孔导体
[0062]21b～28b、31b～36b、41b～4本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种电子部件，其特征在于，包括：基片；形成在所述基片上的、多个导体层和多个绝缘层交替层叠而成的功能层；和设置在所述多个绝缘层中位于最上层的绝缘层上的多个端子电极，所述位于最上层的绝缘层，其平面形状为大致矩形，且具有俯视时至少从一边起在平面方向上突出的突出部。2.如权利要求1所述的电子部件，其特征在于：所述突出部在俯视时与所述基片重叠。3.如权利要求1或2所述的电子部件，其特征在于：所述突出部位于所述一边的大致中央部。4.如权利要求3所述的电子部件，其特征在于：所述多个端子电极包含第1端子电极和第2端子电极，所述位于最上层的绝缘层的所述一边，具有与所述第1和第2端子电极分别相邻的第1区间和第2区间，所述突出部位于所述第1区间与所述第2区间之间。5.一种电子部件的制造方法，其特征在于，包括：在集合基片上将多个导体层和多个绝缘层交替层叠的第1工序；和第2工序，通过切断所述集合基片，将包含彼此相邻的第1和第2电子部件的多个电子部件单片化，所述多个绝缘层中位于最上层的绝缘层，包含属于所述第1电子部件的第1部分、属于所述第2电子部件的第2部分、和将所述第1部分和所述第2部分局部地连接的桥接结构部，所述第1工序包含在形成所述位于最上层的绝缘层之后，在整面上形成种子层，通过进行使所述种子层成为供电体的电解镀...

【专利技术属性】
技术研发人员：大庭悠辅，吉田健一，大塚隆史，奥山祐一郎，花井智也，深江优，
申请(专利权)人：TDK株式会社，
类型：发明
国别省市：