【技术实现步骤摘要】
半导体封装件
[0001]相关申请的交叉引用
[0002]本申请要求于2020年3月27日在韩国知识产权局提交的韩国专利申请No.10
‑
2020
‑
0037642和于2020年7月1日在韩国知识产权局提交的韩国专利申请No.10
‑
2020
‑
0081030的优先权，这些韩国专利申请的公开内容通过引用整体并入本文。
[0003]本专利技术构思涉及半导体封装件。
技术介绍
[0004]提供半导体封装件以将集成电路芯片实现为适合在电子产品中使用。半导体封装件通常被配置为使得半导体芯片安装在印刷电路板(PCB)上，并且接合线或凸块用于将半导体芯片电连接到印刷电路板。随着电子工业的发展，已经进行了许多研究来改善半导体封装件的可靠性和耐久性。
技术实现思路
[0005]本专利技术构思的一些示例实施例提供了具有改善的可靠性以及改善的和/或优化的性能的半导体封装件。
[0006]本专利技术构思的目的不限于上述，并且根据以下描述...
【技术保护点】
【技术特征摘要】
1.一种半导体封装件，所述半导体封装件包括：半导体芯片，所述半导体芯片位于封装基板上；和底部填充层，所述底部填充层位于所述半导体芯片与所述封装基板之间，其中，所述半导体芯片包括：半导体基板；层间介电层，所述层间介电层位于所述半导体基板上并且在其中包括多条连接线；多个导电焊盘，所述多个导电焊盘位于所述层间介电层上，所述多个导电焊盘中的第一一些导电焊盘分别电连接到所述多条连接线中的第一一些连接线，并且所述多个导电焊盘中的第二一些导电焊盘与所述多条连接线电隔离；钝化层，所述钝化层位于所述层间介电层上，并且包括多个第一孔，所述多个第一孔分别位于所述多个导电焊盘中的所述第一一些导电焊盘和所述多个导电焊盘中的所述第二一些导电焊盘上；和多个第一导电凸块，所述多个第一导电凸块分别接合到所述多个导电焊盘中的所述第一一些导电焊盘，其中，所述底部填充层包括第一部分，并且所述第一部分位于所述多个第一孔中的第一
‑
第一孔中，并且与所述多个导电焊盘中的所述第二一些导电焊盘中的第一导电焊盘接触。2.根据权利要求1所述的半导体封装件，所述半导体封装件还包括第二导电凸块，所述第二导电凸块接合到所述多个导电焊盘中的所述第二一些导电焊盘中的第二导电焊盘。3.根据权利要求1所述的半导体封装件，其中，所述多个导电焊盘还包括第三导电焊盘，所述第三导电焊盘电连接到所述多条连接线中的第二连接线，并且其中，所述底部填充层包括第二部分，并且所述第二部分位于所述多个第一孔中的第二
‑
第一孔中，并且与所述第三导电焊盘接触。4.根据权利要求3所述的半导体封装件，其中，所述半导体芯片还包括测试电路，所述测试电路连接到所述第三导电焊盘并且位于所述层间介电层中。5.根据权利要求1所述的半导体封装件，其中，所述多个导电焊盘还包括第三导电焊盘，所述第三导电焊盘电连接到所述多条连接线中的第二连接线，并且其中，所述半导体封装件还包括第三导电凸块，所述第三导电凸块延伸穿过所述钝化层并且接合到所述第三导电焊盘。6.根据权利要求1所述的半导体封装件，其中，所述钝化层还包括与所述多个第一孔间隔开的第二孔，其中，所述第二孔在所述钝化层的厚度方向上部分地延伸到所述钝化层中。7.根据权利要求6所述的半导体封装件，其中，所述第二孔的深度大于所述多个第一孔的各个深度中的每一个深度。8.一种半导体封装件，所述半导体封装件包括：半导体芯片，所述半导体芯片位于封装基板上，其中，所述半导体芯片包括：半导体基板；层间介电层，所述层间介电层位于所述半导体基板上并且在其中包括多条连接线；
多个导电焊盘，所述多个导电焊盘位于所述层间介电层上，所述多个导电焊盘中的第一一些导电焊盘电连接到所述多条连接线中的第一一些连接线，并且所述多个导电焊盘中的第二一些导电焊盘与所述多条连接线电隔离；和钝化层，所述钝化层位于所述层间介电层上，其中，所述钝化层包括多个第一孔以及第二孔，其中，所述多个第一孔中的一些第一孔分别位于所述多个导电焊盘中的所述第一一些导电焊盘和所述多个导电焊盘中的所述第二一些导电焊盘上，并且其中，所述第二孔不与所述多个导电焊盘中的所述第一一些导电焊盘垂直交叠，并且不与所述多个导电焊盘中的所述第二一些导电焊盘垂直交叠。9.根据权利要求8所述的半导体封装件，其中，所述第二孔不延伸穿过所述钝化层。10.根据权利要求8所述的半导体封装件，其中，所述多个第一孔中的每个第一孔具有第一深度，所述第二孔具有第二深度，并且所述第二深度大于所述第一深度。11.根...
【专利技术属性】
技术研发人员：崔智旻，韩正勋，李瑌真，李钟旼，张志熏，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。