形成具有低加工损伤的高碳含量可流动电介质膜制造技术

一种制造电介质膜的方法，包括在衬底上沉积第一前体。所述第一前体包括包含六元环的环状碳硅氧烷基。所述方法还包括在所述衬底上沉积第二前体。所述第一前体与所述第二前体在所述衬底上形成预备膜，并且所述第二前体包含硅、碳与氢。所述方法还包括将所述预备膜暴露于来自能量源的能量以形成多孔电介质膜。于来自能量源的能量以形成多孔电介质膜。于来自能量源的能量以形成多孔电介质膜。

【技术实现步骤摘要】
【国外来华专利技术】形成具有低加工损伤的高碳含量可流动电介质膜


[0001]本专利技术一般涉及半导体器件的制造方法和所得结构。更具体地说，本专利技术涉及以低加工损伤形成的高碳含量可流动电介质膜的制造方法和所得结构。

技术介绍

[0002]电子器件中的集成电路涉及半导体器件制造。一系列光刻和化学处理步骤在半导体晶片上产生电子电路。半导体晶片经受前段制程(FEOL)处理和后段制程(BEOL)处理。FEOL处理包括直接在硅中形成晶体管。BEOL处理包括互连各个半导体器件以形成电路。特别地，创建了由绝缘层隔离的互连金属线。绝缘介电材料例如是二氧化硅或低介电常数(k)材料。

技术实现思路

[0003]本专利技术的实施例涉及一种用于制造电介质膜的方法。该方法的非限制性实例包括在衬底上沉积第一前体。所述第一前体包括包含六元环的环状碳硅氧烷基。该方法还包括在衬底上沉积第二前体。所述第一前体与所述第二前体在所述衬底上形成预备膜，并且所述第二前体包含硅、碳与氢。该方法还包括将所述预备膜暴露于来自能量源的能量以形成多孔电介质膜。该方法的优点包括提供比八元环碳硅氧烷对应物更小的孔径，这降低了k值并提供了更低的电容。
[0004]该方法的另一个非限制性实例包括在衬底上沉积第一前体。所述第一前体具有以下结构：
[0005][0006]以及
[0007]a、b、c、d、e和f各自独立地为烷基或烯基。该方法还包括在衬底上沉积第二前体。所述第一前体和所述第二前体在所述衬底上形成预备膜，并且所述第二前体包括线性碳硅氧烷。该方法还包括将所述预备膜暴露于能量源以形成多孔电介质膜。该方法的优点包括比八元环碳硅氧烷对应物更小的孔径，这降低了k值并提供了更低的电容。
[0008]该方法的另一个非限制性实例包括在衬底上沉积第一前体。所述第一前体包括环状碳硅氧烷基。该方法还包括在所述衬底上沉积第二前体。所述第一前体和所述第二前体在所述衬底上形成预备膜，并且所述第二前体包括碳与硅的比大于3:1的碳硅烷。该方法还包括将所述预备膜暴露于能量源以形成多孔电介质膜。该方法的优点包括碳含量富集和孔径较小，从而在膜内具有强且稳定的结合，这提供了改善的机械性能(例如密度)和对加工
损伤(例如蚀刻和平面化)的降低的敏感性。
[0009]本专利技术的实施例涉及一种电介质膜。电介质膜的非限制性实例包括共价键合的网络，该网络包括硅、氧、碳和氢原子。该电介质膜还包含环状碳硅氧烷基和桥接Si
‑
CH2
‑
Si基团。电介质膜的优点包括碳含量富集和较小的孔径，从而在膜内提供了强且稳定的结合，这提供了改善的机械性能(例如密度)和对加工损伤(例如蚀刻和平面化)的降低的敏感性。
[0010]电介质膜的另一个非限制性实例包括共价键合的网络，该网络包括硅、氧、碳、氢和氮原子。该电介质膜还包含环状碳硅氧烷基和桥接Si
‑
CH2
‑
Si基团。电介质膜的优点包括碳含量富集和较小的孔径，从而在膜内提供了强且稳定的结合，这提供了改善的机械性能(例如密度)和对加工损伤(例如蚀刻和平面化)的降低的敏感性。
[0011]通过本专利技术的技术实现了额外的技术特征和益处。本专利技术的实施例和方面在本文中详细描述，并且被认为是所要求保护的主题的一部分。为了更好地理解，参考详细描述和附图。
附图说明
[0012]在说明书的结尾处的权利要求中特别指出并清楚地要求了本文描述的专有权的细节。从下面结合附图的详细描述中，本专利技术的实施例的前述和其它特征和优点将变得显而易见，其中：
[0013]图1
‑
图6示出了根据本专利技术实施例的用于在半导体器件中制造电介质膜的工艺流程，其中：
[0014]图1示出了半导体器件的图案化衬底的截面侧视图；
[0015]图2示出了在将第一前体和第二前体流到图案化的衬底上之后的图案化衬底的截面侧视图；
[0016]图3示出了在图案化的衬底上形成初始电介质膜之后的图案化衬底的截面侧视图；
[0017]图4示出了在将预备电介质膜暴露于含氮前体之后的图案化衬底的截面侧视图；
[0018]图5示出了在将预备电介质膜暴露于能量源之后的图案化衬底的截面侧视图；以及
[0019]图6示出了在图案化衬底上形成的多孔电介质膜的截面侧视图；
[0020]图7示出了根据本专利技术实施例的描述布置在沟槽中的电介质膜的示例性电子显微图像；
[0021]图8示出了比较在有和没有紫外(UV)光固化的情况下形成的电介质膜的介电常数的曲线图；
[0022]图9A示出了根据本专利技术实施例的电介质膜中碳的原子百分比的曲线图；
[0023]图9B示出了对比电介质膜中碳的原子百分比的曲线图；以及
[0024]图10示出了根据本专利技术实施例的暴露于氨后电介质膜的收缩百分比的图。
[0025]这里描述的图是说明性的。在不脱离本专利技术的精神的情况下，可以对其中描述的图或操作进行许多变化。例如，可以以不同的顺序执行动作，或者可以添加、删除或修改动作。此外，术语“耦合”及其变型描述了在两个元件之间具有通信路径，并且不暗示元件之间的直接连接，而在它们之间没有中间元件/连接。所有这些变化都被认为是说明书的一部
分。
[0026]在附图和以下对所述实施例的详细描述中，附图中所示的各种元件具有两个或三个数字参考标号。除了个别例外，每个参考数字的最左边的数字对应于其中首先示出其元件的图。
具体实施方式
[0027]为了简洁起见，在此可能详细描述或可能不详细描述与半导体器件和集成电路(IC)制造有关的常规技术。此外，本文所述的各种任务和过程步骤可并入具有本文未详细描述的额外步骤或功能性的更综合程序或过程中。特别是，半导体装置和基于半导体的IC的制造中的各种步骤是公知的，因此为了简洁起见，许多传统步骤将在此仅简要提及或将被完全省略而不提供公知的工艺细节。
[0028]现在转向与本专利技术的方面更具体相关的技术的概述，随着线尺寸缩小以增加微电子器件(例如，计算机芯片)的速度和存储器存储能力，绝缘要求变得更加严格。这些器件中减小的尺寸和尺度需要较低k的材料以最小化RC时间常数，其中R是导线的电阻，C是绝缘电介质中间层的电容，C与间隔成反比并且与层间电介质ILD的k成正比。
[0029]大规模集成(VLSI)和超大规模集成(ULSI)芯片的许多制造步骤是通过等离子体增强化学或物理气相沉积技术来进行的。使用先前安装的和可用的处理设备通过等离子体增强化学气相沉积(PECVD)技术制造超低k材料的能力因此简化了制造工艺集成，降低了制造成本，并且产生较少的有害废物。
[0030]此外，随着电子器件尺寸的减小，电介质绝缘膜层的厚度减小。结果，电介质层经受增加的退化或磨损倾向，称为时间依赖性电介质击穿(TDDB)。
[0031]包含硅(Si)、碳(C)、氧(O)和氢(H)原子(SiCOH)的超低k电介质膜可为无孔或多孔的。通常，多孔SiC本文档来自技高网...

【技术保护点】

【技术特征摘要】
【国外来华专利技术】1.一种制造电介质膜的方法，所述方法包括：在衬底上沉积第一前体，所述第一前体包含含有六元环的环状碳硅氧烷基；在所述衬底上沉积第二前体，所述第一前体和所述第二前体在所述衬底上形成预备膜，并且所述第二前体包含硅、碳和氢；以及将所述预备膜暴露于来自能量源的能量以形成多孔电介质膜。2.如权利要求1所述的方法，其中所述多孔电介质膜包含至少30原子百分比的碳。3.如权利要求1所述的方法，其中所述衬底是图案化衬底，并且所述多孔膜沉积在所述图案化衬底内的沟槽中。4.如权利要求1所述的方法，还包括将所述预备膜暴露于含氮前体。5.如权利要求4所述的方法，其中所述含氮前体包括氨、一氧化二氮或其组合。6.如权利要求1所述的方法，其中所述多孔电介质膜还包含约1至约4原子百分比的氮。7.如权利要求1所述的方法，其中多孔电介质膜包括约2.2至约2.8的k值。8.一种制造电介质膜的方法，所述方法包括：在衬底上沉积第一前体，所述第一前体具有以下结构：以及a、b、c、d、e和f各自独立地为烷基或烯基；在所述衬底上沉积第二前体，所述第一前体和所述第二前体在所述衬底上形成预备膜，并且所述第二前体包含线性碳硅氧烷；以及将所述预备膜暴露于能量源以形成多孔电介质膜。9.如权利要求8所述的方法，其中所述烷基包括甲基、乙基、丙基、丁基或戊基。10.如权利要求8所述的方法，其中所述烯基包括乙烯基、丙烯基、丁烯基或戊烯基。11.如权利要求8所述的方法，其中所述线性碳硅氧烷具有以下结构：以及g、h、i、j、k和l各自独立地为烷基、烯基或烷氧基。12.如权利要求8所述的方法，其中所述第二前体中碳与氧的比率大于1。13.如权利要求8所述的方法，还包括将所述预备膜暴...

【专利技术属性】
技术研发人员：S阮，B布里格斯，H肖布哈，D西尔，TJ小海格，DF卡纳佩里，游汉，高徽，
申请(专利权)人：国际商业机器公司，
类型：发明
国别省市：