半导体装置及其形成方法制造方法及图纸

本发明专利技术公开了一种半导体装置及其形成方法，包含衬底、多条位线、多个第一触点、第一间隙壁、第二间隙壁、多个第二触点以及金属硅化物层。位线设置于衬底上。第一触点设置于衬底上并与位线分隔设置。第一间隙壁、第二间隙壁设置在各个位线以及第一触点之间，并分别具有第一高度以及第二高度。第二触点分别设置于第一触点的上方，金属硅化物层设置于第一触点以及第二触点之间，其中，金属硅化物层的端面夹设于第二间隙壁以及第一间隙壁之间。本发明专利技术的半导体装置可具有结构更为优化的插塞结构，可改善存储节点与下方晶体管组件间的电性连接。改善存储节点与下方晶体管组件间的电性连接。改善存储节点与下方晶体管组件间的电性连接。

【技术实现步骤摘要】
半导体装置及其形成方法


[0001]本专利技术系关于一种半导体装置及其形成方法，特别是一种半导体存储装置及其形成方法。

技术介绍

[0002]随着各种电子产品朝小型化发展之趋势，半导体存储装置的设计也必须符合高积集度及高密度之要求。对于具备凹入式闸极结构之动态随机存取存储器(dynamic random access memory,DRAM)而言，由于其可以在相同的半导体衬底内获得更长的载子通道长度，以减少电容结构之漏电情形产生，因此在目前主流发展趋势下，其已逐渐取代仅具备平面闸极结构的动态随机存取记忆体。
[0003]一般来说，具备凹入式闸极结构的动态随机存取存储器是由数目庞大的存储单元(memory cell)聚集形成一阵列区，用来存储信息，而每一存储单元可由一晶体管组件与一电容器组件串联组成，以接收来自于字线(word line,WL)及位线(bit line,BL)的电压信息。因应产品需求，阵列区中的存储单元密度须持续提升，造成相关制作工艺与设计上的困难度与复杂度不断增加。因此，现有技术还待进一步改良以有效提升相关存储装置的效能本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体装置，其特征在于包含：衬底；多条位线，设置于所述衬底上；多个第一触点，设置于所述衬底上并与所述位线分隔设置；第一间隙壁，设置在各个所述位线以及所述第一触点之间，所述第一间隙壁设置于所述衬底上并自所述衬底的顶面往上延伸出第一高度；第二间隙壁，设置在所述第一间隙壁以及所述第一触点之间，所述第二间隙壁设置于所述衬底上并自所述衬底的所述顶面往上延伸出第二高度，其中，所述第一高度高于所述第二高度；多个第二触点，分别设置于所述第一触点的上方；以及金属硅化物层，设置于所述第一触点以及所述第二触点之间，其中，所述金属硅化物层的端面夹设于所述第二间隙壁以及所述第一间隙壁之间。2.依据权利要求第1项所述之半导体装置，其特征在于，所述金属硅化物层的最大宽度大于所述第一触点的最大宽度。3.依据权利要求第1项所述之半导体装置，其特征在于，所述金属硅化物层直接接触所述第一间隙壁的侧壁以及所述第二间隙壁的顶面。4.依据权利要求第1项所述之半导体装置，其特征在于，所述第一触点的顶面高于所述第二间隙壁的顶面，所述金属硅化物层直接接触所述第一间隙壁的侧壁、所述第二间隙壁的顶面以及所述第一触点的部分侧壁。5.依据权利要求第4项所述之半导体装置，其特征在于，所述金属硅化物层具有一倒U型形状。6.依据权利要求第1项所述之半导体装置，其特征在于，所述第一触点的顶面低于所述第二间隙壁的所述顶面，并且，所述金属硅化物层直接接触所述第一间隙壁的侧壁以及所述第二间隙壁的所述顶面与侧壁。7.依据权利要求第6项所述之半导体装置，其特征在于，所述金属硅化物层具有宽度不同的第一部分以及第二部分，所述第一部分设置在所述第二部分的上方并具有较大的宽度。8.依据权利要求第1项所述之半导体装置，其特征在于，所述位线包括多个第一位线以及多个第二位线，所述第一位线以及所述第二位线相互交替设置，并且所述第二位线直接接触所述衬底。9.依据权利要求第8项所述之半导体装置，其特征在于，所述第一位线以及所述第二位线分别包括依序堆迭的一半导体层、一阻障层以及一导电层。10.依据权利要求第8项所述之半导体装置，其特征在于，还包括第三间隙壁，设置于所述第二位线两侧的所述第二间隙壁的下方，所述第三间隙壁延伸于所述衬底内。11.依据权利要求第1项所述之半导体装置，其特征在于，还包括第四间隙壁，设置在所述第二间隙壁以及所述第一触点之间，所述第四间隙壁直接接触所述第一间隙壁的侧壁以及所述第二间隙壁的顶面与侧壁，所述第四间隙壁覆盖于所述第二间隙壁的所述顶面的部分上具有肩部，所述金属硅化物层的所述端面夹设于所述肩部之间。12.依据权利要求第11项所述之半导体装置，其特征在于，所述第四间隙壁具有第三高
度，其中，所述第三高度高...

【专利技术属性】
技术研发人员：童宇诚，张钦福，
申请(专利权)人：福建省晋华集成电路有限公司，
类型：发明
国别省市：