【技术实现步骤摘要】
多芯片并联封装结构和功率器件
[0001]本技术涉及功率电子器件
,特别涉及一种多芯片并联封装结构和应用所述多芯片并联封装结构的功率器件,该封装结构的芯片采用并联方式连接。
技术介绍
[0002]在多芯片的封装中,通常采用绑定线方案。具体为,在两个封装板的基础上,通过在封装板与多个芯片之间增加垫片,垫片用于垫高芯片与封装板之间的空间,增加芯片与封装板之间的纵向空间,便于绑定线连接多个芯片。如此,导致封装的电子器件整体厚度较厚,无法做到扁平化,无法实现封装的电子器件的高功率密度。
技术实现思路
[0003]本技术的主要目的是提出一种多芯片并联封装结构,旨在提高封装结构的紧凑性,实现提高封装结构的功率密度。
[0004]为实现上述目的,本技术提出的多芯片并联封装结构包括:
[0005]第一封装板,所述第一封装板包括第一绝缘层、第一导电层及第二导电层,所述第一绝缘层设置有多个通孔,每一所述通孔处设置有第一导电件,所述第一导电层设于所述第一绝缘层的上表面,所述第二导电层设于所述第一绝缘层的下表面,所 ...
【技术保护点】
【技术特征摘要】
1.一种多芯片并联封装结构,其特征在于,所述多芯片并联封装结构包括:第一封装板,所述第一封装板包括第一绝缘层、第一导电层及第二导电层,所述第一绝缘层设置有多个通孔,每一所述通孔处设置有第一导电件,所述第一导电层设于所述第一绝缘层的上表面,所述第二导电层设于所述第一绝缘层的下表面,所述第一导电层与多个所述第一导电件连接,所述第二导电层包括第一连接件、第二连接件及多个第三连接件,多个所述第三连接件与所述第一连接件和所述第二连接件呈绝缘设置,一个所述第三连接件与一个所述第一导电件连接;多个芯片,多个所述芯片间隔设于所述第二导电层,每一所述芯片包括第一电极、第二电极及第三电极,所述第一电极与所述第一连接件电连接,所述第二电极与所述第二连接件电连接,所述第三电极与所述第三连接件电连接;及第二封装板,所述第二封装板与所述多个所述芯片背离所述第二导电层的一表面连接。2.如权利要求1所述的多芯片并联封装结构,其特征在于,所述第一导电层包括多个第二导电件,一个所述第二导电件与一个所述第一导电件连接。3.如权利要求2所述的多芯片并联封装结构,其特征在于,所述第一导电层还包括设于所述第一绝缘层的第一散热件,所述第一散热件与每一个所述第二导电件至少部分间隔。4.如权利要求3所述的多芯片并联封装结构...
【专利技术属性】
技术研发人员:宋辉,张太之,曹玉昭,何友东,时尚起,
申请(专利权)人:深圳市汇川技术股份有限公司,
类型:新型
国别省市:
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。