一种并联IGBT动态均流缓冲电路制造技术

本发明专利技术公开了一种并联IGBT动态均流缓冲电路，包括两个IGBT管Q1和Q2以及缓冲电路部分，所述缓冲电路部分包括缓冲电感L1和L2、缓冲电阻R1和R2、互连二极管D3和D4以及互连电感L3和L4。该动态均流缓冲电路中由R2、D4、L4、L2、L1、L3、D3、R1构成的上下缓冲电路之间通过有机配合，可自动实现并联IGBT的动态均流功能，并保证每个IGBT安全稳定运行，同时能够缩短电流拖尾时间，还能避免产生瞬态的开通振荡和门极环流问题，且该电路结构简单，软硬件成本较低。软硬件成本较低。软硬件成本较低。

【技术实现步骤摘要】
一种并联IGBT动态均流缓冲电路


[0001]本专利技术属于电力电子器件
，更具体地，涉及一种并联IGBT动态均流缓冲电路。

技术介绍

[0002]现有技术中IGBT作为大功率的电力电子开关器件，无论是受限于单模块电流能力不足，还是并联方案更具成本优势，越来越多的应用需要IGBT模块并联方案。由于自身参数以及外部参数的不一致，并联IGBT的电流可能会存在差异。为了充分发挥并联优势，均流效果就显得尤为重要，否则严重电流不平衡将会导致某一模块承受过大电流，从而限制并联模块整体输出能力，无法达到预计的并联效果。外加电感法就是一种用来均流的手段，该方法利用电感对电流变化的抑制作用，限制IGBT电流的变化率di/dt，同时通过差模电感抑制电路中的环流，从而起到均流的作用。
[0003]IGBT并联均流方法可分为驱动端和功率端两类。驱动端均流常见的方法包括栅极电阻补偿法(例如：M.Sasaki,H.Nishio,A.Shorten and W.T.Ng,"Current balancing control for parallel connected IGBTs using programmable gate driver output resistance,"2013 25th International Symposium on Power Semiconductor Devices&IC's(ISPSD),Kanazawa,Japan,2013,pp.65
‑
68.)和主动门极控制法(例如：D.Bortis,J.Biela and J.W.Kolar,"Active Gate Control for Current Balancing of Parallel
‑
Connected IGBT Modules in Solid
‑
State Modulators,"in IEEE Transactions on Plasma Science,vol.36,no.5,pp.2632
‑
2637,Oct.2008.)等，这些方法不仅复杂，还易产生门极环流。功率端均流技术主要是基于串联电感的缓冲电路实现，然而在应用单电感型缓冲电路时，由于IGBT断开时电感没有续流通道，延长了电流的拖尾时间，而且电感上的反向电压增大了开关应力，导致IGBT并联电路结构的寿命变短。

技术实现思路

[0004]为了解决上述现有技术中存在的问题，本专利技术公开了一种并联IGBT动态均流缓冲电路，该电路通过常见开关控制方式即可自动实现并联IGBT的动态均流，保证每个IGBT安全稳定运行，同时能够缩短电流拖尾时间，还能避免产生瞬态的开通振荡和门极环流问题，且电路结构简单，软硬件成本较低。
[0005]本专利技术公开了一种并联IGBT动态均流缓冲电路，包括两个IGBT管Q1和Q2、以及缓冲电路部分，所述缓冲电路部分包括缓冲电感L1和L2、缓冲电阻R1和R2、互连二极管D3和D4以及互连电感L3和L4，所述R2的一端与L2的一端连接，所述R2的另一端分别与Q1的集电极和D4的阴极连接，所述L2的另一端分别与Q2的集电极和L4的一端连接，所述L4的另一端与D4的阳极连接，所述Q1的发射极分别与L1的一端以及L3的一端连接，所述Q2的发射极分别与R1的一端以及D3的阳极连接,所述D3的阴极与L3的另一端连接，所述L1的另一端与R1的另一端连接。
[0006]进一步的，所述IGBT管Q1和Q2具体为N型IGBT管。
[0007]进一步的，所述Q1反并联二极管D1,所述Q2反并联二极管D2，以防止Q1和Q2承受反向电压。
[0008]进一步的，缓冲电感L1和L2、缓冲电阻R1和R2、互连二极管D3和D4以及互连电感L3和L4的器件参数分别两两相同，以形成互补对称的电路结构。
[0009]相对于现有技术，本专利技术的并联IGBT动态均流缓冲电路具备如下的有益效果：
[0010]1.本专利技术的缓冲电路中的缓冲电感能对IGBT的过电流进行抑制，达到均流的目的。
[0011]2.本专利技术的缓冲电路中的缓冲电阻可为缓冲电感提供放电回路，同时增大了IGBT的等效阻值，使得两个IGBT的导通趋于同步。
[0012]3.本专利技术的缓冲电路中基于互连二极管和互连电感实现的互连支路，其结构十分简单，只包括电阻、电感和二极管等元件，而不需要额外的传感器和控制电路；此外，功率端的均流方式不需要复杂的驱动电路，因此避免了门极环流的影响；互连支路使得电流可以在两个IGBT之间传递，有利于电流的平均分配，且互连电感等还能避免在关断瞬态缓冲电路可能不起作用的现象发生。
[0013]4.本专利技术中由R2、D4、L4、L2、L1、L3、D3、R1构成的上下缓冲电路之间通过有机配合，大大的缩短了电流拖尾时间，还能避免产生开通振荡和门极环流，无需对开关器件的控制方式或者软件程序进行新的改进即可自动实现均衡功能，故该缓冲电路特别适合于大功率器件的双并联IGBT的动态均流控制。
附图说明
[0014]为了更清楚地说明本专利技术或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作一简单地介绍，显而易见地，下面描述中的附图是本专利技术的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
[0015]图1为本专利技术中并联IGBT动态均流缓冲电路的电路原理图；
[0016]图2为本专利技术的缓冲电路在开通瞬态时的模态图；
[0017]图3为本专利技术的缓冲电路在开通状态时的模态图；
[0018]图4为本专利技术的缓冲电路在关断瞬态时的模态图；
[0019]图5为本专利技术的缓冲电路在关断状态时的模态图；
[0020]图6为现有技术中使用单电感型缓冲电路时IGBT的电流波形图；
[0021]图7为本专利技术缓冲电路中IGBT的电流波形图；
[0022]图8为本专利技术缓冲电路中开通瞬态的电流差波形图；
[0023]图9为本专利技术缓冲电路中关断瞬态的电流差波形图。
具体实施方式
[0024]下面将结合附图和实施例对本专利技术进行清楚、完整地描述，同时也叙述了本专利技术技术方案解决的技术问题及有益效果，需要指出的是，所描述的实施例仅旨在便于对本专利技术的理解，而对其不起任何限定作用。
[0025]本专利技术设计的并联IGBT动态均流缓冲电路适用于一般各个电力电子硬件中的双
并联IGBT电路，以自动抑制电路中的环流，从而起到均流等作用，本专利技术以下将以常见的N型IGBT并联电路作为示例，需要指出的是，该缓冲电路也可适用于P型的IGBT并联电路，且其实现同样工作模态的互补对称结构也应该视为本专利技术所要求保护电路的等同结构。
[0026]如图1所示，本专利技术的并联IGBT动态均流缓冲电路包括两个IGBT管Q1和Q2、以及缓冲电路部分，所述缓冲电路部分包括缓冲电感L本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种并联IGBT动态均流缓冲电路，其特征在于，包括两个IGBT管Q1和Q2、以及缓冲电路部分，所述缓冲电路部分包括缓冲电感L1和L2、缓冲电阻R1和R2、互连二极管D3和D4以及互连电感L3和L4，所述R2的一端与L2的一端连接，所述R2的另一端分别与Q1的集电极和D4的阴极连接，所述L2的另一端分别与Q2的集电极和L4的一端连接，所述L4的另一端与D4的阳极连接，所述Q1的发射极分别与L1的一端以及L3的一端连接，所述Q2的发射极分别与R1的一端以及D3的阳极连接,所述D3的阴极与L3的另一端连接，所述L1的另一端与R...

【专利技术属性】
技术研发人员：邹润民，王嘉智，汪运，游傲，
申请(专利权)人：中南大学，
类型：发明
国别省市：