上电复位电路和对应的电子设备制造技术

本公开的实施例涉及上电复位电路和对应的电子设备。一种实施例上电复位电路，具有接收电源电压的电源输入，生成复位信号，其值在电源电压超过POR检测电平时切换。上电复位电路具有：PTAT级，具有左支路和右支路，并且当电源电压达到POR检测电平时，在左支路和右支路中循环的电流之间生成电流平衡条件；以及输出级，被耦合到PTAT级并生成复位信号，其值在PTAT级出现电流平衡条件时切换。上电复位电路进一步包括检测电平生成级，被耦合到PTAT级作为其中心支路以定义POR检测电平的值。为其中心支路以定义POR检测电平的值。为其中心支路以定义POR检测电平的值。

【技术实现步骤摘要】
上电复位电路和对应的电子设备
[0001]相关申请的交叉引用
[0002]本申请要求于2020年3月23日提交的意大利申请No.102020000006109的优先权，该申请内容通过引用整体并入于此。


[0003]本解决方案涉及具有改善的电气特性的上电复位电路以及对应的电子设备。

技术介绍

[0004]众所周知，上电复位(POR)电路用于电子设备，如用于消费和工业应用的独立存储器(例如，闪存)，当电源达到适当高的检测电平时，针对设备启动提供复位信号，以便确保正确的上电序列。此外，相同的电路被配置为检测电源是否降到低于某个低检测值(低于高检测电平，以便提供足够的迟滞)，以便停止任何进一步的电路操作。

技术实现思路

[0005]POR电路的正确设计必须处理与静态和动态电气性能二者相关的数个约束。此外，在大多数情况下，由于电源行为的较大可变性(所谓的扩展电源范围)，POR电路操作的环境条件是复杂的。
[0006]用于POR电路的一些期望的电气要求通常如下：高POR检测电平和低POR检测电平的低分散性，特别是对于工艺和温度变化；低静态消耗，特别是对于正温度变化；抗噪性，特别是对于快速电源变化(例如，相对于在存储器电子设备中使用的情况下由I/O活动注入的噪声)；以及复位信号的快速生成，特别是在快速电源斜坡的情况下(例如，使电源在数μs内上升)。
[0007]已知类型的POR电路通常基于专用的带隙电压发生器，具有适当的附加逻辑电路来控制所期望的POR检测电平的生成。
[0008]在电子快报2015年5月28日的第51卷第11期856至858页的P.Pandey的“Low
‑
Voltage power
‑
on
‑
reset circuit with least delay and high accuracy”中公开了这种已知电路的一个示例。
[0009]然而，本申请人已经意识到，已知的解决方案并不完全令人满意，至少对于某些应用存在一些缺点和性能限制。
[0010]特别地，通常很难生成高于带隙电压的参考电压(众所周知，其值在1.25V的范围内)；功耗也可以是一个问题，例如在尺寸和消耗是关键设计要求的便携式应用的情况下，这是因为激活电路的带隙部分通常需要显著的静态消耗；以及，当与用于相关联的电子设备的完整上电序列的可用时间相比时(例如可以设想配置操作等)，用于检测电源电压的高检测电平和低检测电平的时间延迟可能过长(例如，大于数十秒)。
[0011]本解决方案的实施例的目标是解决前文突出显示的问题，以及提供具有改善的电气性能的用于POR电路的解决方案。
[0012]根据本专利技术的实施例，如所附权利要求书中所定义的，提供上电复位电路和对应的电子设备。
附图说明
[0013]为了更好地理解本专利技术，现在仅通过非限制性示例并参考附图来描述本专利技术的优选实施例，其中：
[0014]图1示出了根据本解决方案的实施例的上电复位电路的电路图；
[0015]图2A至图2B示出了提供给图1的电路的电源的曲线图以及在图1相同电路的输出处生成的POR信号的曲线图；
[0016]图3是图1的POR电路1的示意性框图；以及
[0017]图4是包括图1的电路的电子设备的示意性框图。
具体实施方式
[0018]如下文将详细讨论的，本解决方案的实施例提供了一种基于PTAT(绝对温度比例)级的上电复位电路，被配置为实现高于硅的带隙电压的POR检测电平，设想最小的静态功耗和高响应速度。
[0019]例如，POR电路可以用于独立存储器设备，诸如闪存非易失性存储器。
[0020]如图1中所示，POR电路(通常用1表示)包括PTAT发生器级2，该PTAT发生器级2具有被耦合到电源单元(此处未示出)的电源输入3，提供具有扩展范围的可变性的电源电压V
cc
(例如，在1.6V到3.6V之间的范围内)。
[0021]PTAT级2基于在其左支路4a与右支路4b之间的电流平衡的原理，左支路4a包括：PMOS型电流镜晶体管5a，被耦合在电源输入3与第一内部节点6a之间，并且以二极管配置布置，即具有被耦合到其漏极端子的栅极端子(两个端子都被耦合到第一内部节点6a)，其中左支路电流I
C1
流过在第一内部节点6a处的电流镜晶体管5a；NMOS型共源共栅晶体管7a，被耦合在第一内部节点6a与第二内部节点8a之间；以及双极型负载晶体管9a，被耦合在第二内部节点8a与参考端子(特别是接地端子GND)之间。
[0022]PTAT级2的右支路4b包括：相应的PMOS型电流镜晶体管5b，被耦合在电源输入3与相应的第一内部节点6b(表示PTAT发生器级2的输出节点，提供PTAT输出电压V
pout
)之间，并且具有被耦合到电流镜晶体管5a的栅极端子的栅极端子，其中右支路电流I
C2
在相应的第一内部节点6b处流过电流镜晶体管5b；相应的NMOS型共源共栅晶体管7b，被耦合在相应的第一内部节点6b与相应的第二内部节点8b之间，并且具有被耦合到共源共栅晶体管7a的栅极端子的栅极端子；相应的双极型负载晶体管9b，具有被耦合到相应的第二内部节点8b的集电极端子和被耦合到负载晶体管9a的基极端子的基极端子；以及此外，负载电阻器10，具有电阻R
E
，被耦合在负载晶体管9b的发射极端子与参考端子GND之间。
[0023]特别地，第二支路4b的负载晶体管9b具有比第一支路4a的负载晶体管9a的形状因子高n倍的形状因子，其中n大于1(在可能的实现方式中，负载晶体管9b由具有与负载晶体管9a相同的形状因子的n个单元晶体管并联构成)；偏置电压V
al
存在于电流镜晶体管5a、5b的栅极端子处；以及共源共栅电压V
c
存在于共源共栅晶体管7a、7b的栅极端子处。
[0024]POR电路1进一步包括输出比较器12，具有：第一比较输入12a，被耦合到PTAT级2的
输出端子(即被耦合到第二支路4b的相应的第一端子6b)并且接收PTAT输出电压V
pout
；第二比较输入12b，被耦合到电流镜晶体管5a、5b的栅极端子(即被耦合到第一支路4a的第一端子6a)并且接收偏置电压V
al
；以及输出端子12c，根据PTAT输出电压V
pout
和偏置电压V
al
的值(特别是其差异)，提供输出检测电压V
det
。
[0025]输出比较器12包括：PMOS型第一比较器晶体管14a，被耦合在电源输入3与输出端子12c之间，并且具有被耦合到第二比较输入12b并且接收偏置电压V
al
的栅极端子；PMOS型第二比较器晶体管14b，被耦合在电源输入3与比较器内部节点15之间，并且具有被耦合到第一比较输入12a并且接收本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种上电复位POR电路，包括：电源输入，被配置为接收电源电压；绝对温度比例PTAT级，具有左支路和右支路，并且所述绝对温度比例PTAT级被配置为在所述电源电压达到POR检测电平时，生成在所述左支路和所述右支路中循环的电流之间的电流平衡条件；输出级，被耦合到所述PTAT级，并且所述输出级被配置为生成复位信号，所述复位信号具有在所述PTAT级出现电流平衡条件时切换的值；以及检测电平生成级，被耦合到所述PTAT级作为所述PTAT级的中心支路，并且所述检测电平生成级被配置为限定所述POR检测电平的值。2.根据权利要求1所述的POR电路，其中所述检测电平生成级被配置为在所述复位信号切换时，生成所述POR检测电平的值，所述POR检测电平的值在高电平与低电平之间切换，所述高电平和所述低电平二者都高于带隙参考电压。3.根据权利要求1所述的POR电路，其中所述检测电平生成级包括被耦合在所述电源输入与中心节点之间的中心电阻器元件、与所述中心电阻器元件串联耦合的半导体结元件、以及与所述半导体结元件并联耦合的电流注入电阻器元件，使得在操作期间在所述半导体结元件上施加半导体结电压；以及其中所述检测电平生成级被配置为基于在所述中心电阻器元件上的电压降来限定所述POR检测电平的值，所述电压降是由于在所述电流平衡条件下在所述PTAT级的所述左支路和所述右支路中的平衡电流与被配置为通过所述电流注入电阻器元件注入到所述中心电阻器元件中的另一电流的总和而产生的。4.根据权利要求3所述的POR电路，其中所述检测电平生成级被配置为将所述POR检测电平的值限定为在所述中心电阻器元件上的所述电压降与所述半导体结电压的总和。5.根据权利要求3所述的POR电路，其中所述中心电阻器元件和所述电流注入电阻器元件具有基于所述复位信号的值可变的相应的电阻值，并且其中所述复位信号的值的切换确定所述中心电阻器元件的电阻值和所述电流注入电阻器元件的电阻值从相应的第一值切换到与所述相应的第一值不同的相应的第二值。6.根据权利要求3所述的POR电路，其中所述PTAT级的所述左支路包括：第一电流镜晶体管，被耦合在所述电源输入与第一内部节点之间，并且所述第一电流镜晶体管以二极管配置布置，其中左支路电流在所述第一内部节点处流过所述第一电流镜晶体管；以及双极负载晶体管，被耦合在所述第一内部节点与参考端子之间；以及其中所述PTAT级的所述右支路包括：相应电流镜晶体管，被耦合在所述电源输入与相应第一内部节点之间，并且所述相应电流镜晶体管具有被耦合到所述第一电流镜晶体管的栅极端子的栅极端子，其中右支路电流在所述相应第一内部节点处流过所述相应电流镜晶体管；以及相应双极负载晶体管，具有被耦合到所述相应第一内部节点的集电极端子、被耦合到所述左支路的所述负载晶体管的基极端子的基极端子、以及通过负载电阻器元件耦合到所
述参考端子的发射极端子；其中所述右支路的所述相应负载晶体管具有比所述左支路的所述负载晶体管的形状因子高n倍的形状因子，其中n大于1。7.根据权利要求6所述的POR电路，其中所述检测电平生成级的所述半导体结元件是呈二极管配置的双极晶体管元件，所述双极晶体管元件具有被耦合到所述中心电阻器元件的集电极端子、以及基极端子，所述双极晶体管元件的所述基极端子被耦合到所述电流注入电阻器元件、以及所述左支路的所述负载晶体管的所述基极端子和所述右支路的所述负载晶体管的所述基极端子；其中所述半导体结电压是在所述双极晶体管元件的所述基极端子与所述发射极端子之间的电压降，并且被配置为通过所述电流注入电阻器元件注入所述中心电阻器元件中的所述另一电流由V
BE
/R
x
给出，其中V
BE
是所述半导体结电压，并且R
x
是所述电流注入电阻器元件的电阻值。8.根据权利要求7所述的POR电路，其中所述检测电平生成级的所述双极晶体管元件具有比所述左支路的所述负载晶体管的形状因子高m倍的相应的形状因子，其中m大于1。9.根据权利要求6所述的POR电路，其中所述负载电阻器元件具有基于所述复位信号的值可变的相应的电阻值，并且其中所述复位信号的值的切换确定所述负载电阻器元件的电阻值从相应的第一值切换到与所述相应的第一值不同的相应的第二值。10.根据权利要求6所述的POR电路，其中所述PTAT级进一步包括补偿电容器，所述补偿电容器被耦合在所述左支路的所述负载晶体管的集电极端子与所述检测电平生成级的所述中心节点之间。11.根据权利要求6所述的POR电路，其中所述PTAT级在所述左支路和所述右支路二者中均包括相应的共源共栅晶体管，所述共源共栅晶体管被耦合在相应的所述第一内部节点与相应的所述负载晶体管的所述集电极端子之间，其中所述共源共栅晶体...

【专利技术属性】
技术研发人员：A，
申请(专利权)人：意法半导体鲁塞公司，
类型：发明
国别省市：