串行高级技术附件接口、存储设备及其电力管理方法技术

至少一个示例实施例公开了一种管理主机串行高级技术附件(SATA)接口和设备SATA接口之间的电力的方法。该方法包括：第一请求进入由SATA协议定义的省电状态中的一个；以及如果主机SATA接口和设备SATA接口中的一个工作在第一请求的省电状态中，则第二请求进入深度省电状态。所述第一请求进入省电状态中的一个和第二请求进入深度省电状态由主机SATA接口和设备SATA接口中的一个执行。设备SATA接口中的一个执行。设备SATA接口中的一个执行。

【技术实现步骤摘要】
串行高级技术附件接口、存储设备及其电力管理方法
[0001]本申请是申请日为2011年12月30日、申请号为202010095826.6、专利技术名称为“串行高级技术附件接口、存储设备及其电力管理方法”的专利技术专利申请的分案申请。
[0002]相关申请的交叉引用
[0003]本申请要求于2011年1月26日向韩国知识产权局提交的专利申请No.10
‑
2011
‑
0007848的优先权，其内容通过引用而被合并于此。


[0004]至少一些示例实施例涉及串行高级技术附件(SATA)接口，更具体地涉及能够降低SATA接口的电力消耗的电力管理方法。

技术介绍

[0005]在计算机系统中，主机可以通过标准化的接口与外围设备(例如，数据存储器件、打印机、扫描仪等等)连接。标准化的接口可以意指关于用于连接主机和外围设备的设备的协议、机械或电气技术要求、和命令集。
[0006]在计算机系统中，用于互连主机和外围设备的标准化的接口可以包括各种接口，诸如高级技术附件(ATA)接口、串行ATA、外部本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种串行高级技术附件(SATA)接口电路，包括：接收器，被配置为通过信号线从外部设备接收第一差分信号；至少一个电力部分，被配置为从外部设备接收电力，所述至少一个电力部分被配置为通过电力部分的电力部分线从外部设备接收深度睡眠信号，电力部分线与信号线不同，其中所述SATA接口电路被配置为基于第一差分信号进入第一睡眠模式和第二睡眠模式中的一个，所述SATA接口电路被配置为检测深度睡眠信号的激活并响应于深度睡眠信号的激活进入第三睡眠模式，所述SATA接口电路被配置为与在第二睡眠模式中相比，在第三睡眠模式中消耗更少的电力，所述SATA接口电路被配置为与在第一睡眠模式中相比，在第二睡眠模式中消耗更少的电力，并且所述SATA接口电路被配置为响应于深度睡眠信号的激活从第一睡眠模式进入第三睡眠模式。2.如权利要求1所述的SATA接口电路，其中，所述SATA接口电路包括设备模拟前端。3.如权利要求2所述的SATA接口电路，其中，所述SATA接口电路被配置为响应于深度睡眠信号的激活，从第一睡眠模式直接进入第三睡眠模式。4.如权利要求1所述的SATA接口电路，其中，所述SATA接口电路被配置为从第三睡眠模式和第一睡眠模式中的至少一个进入激活模式，从第三睡眠模式进入激活模式的时间段大于从第一睡眠模式进入激活模式的时间段。5.如权利要求1所述的SATA接口电路，其中，所述SATA接口电路被配置为如果接口电路处于第三睡眠模式中，则响应于通过电力部分接收的信号的去激活，退出第三睡眠模式。6.如权利要求1所述的SATA接口电路，其中，所述SATA接口电路被配置为从第二睡眠模式进入第三睡眠模式。7.如权利要求6所述的SATA接口电路，其中，所述SATA接口电路被配置为从第二睡眠模式直接进入第三睡眠模式。8.如权利要求6所述的SATA接口电路，其中，所述SATA接口电路被配置为响应于深度睡眠信号的激活，从第一睡眠模式直接进入第三睡眠模式。9.一种存储设备，包括：非易失性存储器；以及存储器控制器，被配置为控制非易失性存储器，所述存储器控制器包括被配置为与外部设备通信的接口电路，其中，该接口电路包括，接收器，被配置为连接到第一差分信号线并通过第一差分信号线从外部设备接收第一睡眠信号、第二睡眠信号和唤醒请求中的至少一个；发射器，被配置为连接到第二差分信号线并响应于第一睡眠信号或第二睡眠信号通过第二差分信号线向外部设备发送睡眠响应；以及至少一个电力部分，被配置为连接到睡眠信号线并通过睡眠信号线从外部设备接收第
三睡眠信号，睡眠信号线与第一差分信号线和第二差分信号线分开，其中，所述接口电路被配置为分别响应于第一睡眠信号和第二睡眠信号进入第一睡眠模式和第二睡眠模式中的一个，并且响应于第三睡眠信号进入第三睡眠模式，所述接口电路被配置为响应于第三睡眠信号的否定退出第三睡眠模式，所述接口电路被配置为与在第一睡眠模式和第二睡眠模式中相比，在第三睡眠模式中消耗更少的电力，所述接口电路被配置为与在第一睡眠模式中相比，在第二睡眠模式中消耗更少的电力，所述接口电路被配置为当所述接口电路处于第一睡眠模式时响应于第三睡眠信号进入第三睡眠模式，并且所述接口电路被配置为当所述接口电路处于第二睡眠模式时响应于第三睡眠信号进入第三睡眠模式。10.如权利要求9所述的存储设备，其中，从第三睡眠模式进入激活模式的时间段大于从第一睡眠模式和第二睡眠模式进入激活模式的时间段，并且从第二睡眠模式进入激活模式的时间段大于从第一睡眠模式进入激活模式的时间段。11.如权利要求9所述的存储设备，其中，所述至少一个电力部分被配置为从外部设备接收电力。12.如权利要求9所述的存储设备，其中，第一睡眠模式包括部分模式，且第二睡眠模式包括睡眠模式，并且其中，所述接口电路被配置为分别响应于第一睡眠信号和第二睡眠信号进入部分模式和睡眠模式中的一个。13.如权利要求12所述的存储设备，其中，所述接口电路被配置为在睡眠模式中比在部分模式中消耗更少的电力，并且其中，从睡眠模式进入激活模式的时间段大于从部分模式进入激活模式的时间段。14.一种管理包括非易失性存储器和存储器控制器的存储设备的电力的方法，所述存储器控制器包括被配置为连接到第一差分信号线、第二差分信号线和睡眠信号线的接口电路，该方法包括：通过第一差分信号线接收第一睡眠信号和第二睡眠信号中的至少一个；分别响应于第一睡眠信号和第二睡眠信号中的一个进入接口电路的第一睡眠模式和第二睡眠模式中的一个；当进入第一睡眠模式和第二睡眠模式中的一个时，通过第二差分信号线发送睡眠响应；响应于通过睡眠信号线接收的第三睡眠信号进入接口电路的第三睡眠模式，所述睡眠信号线与第一差分信号线和第二差分信号线分开；以及响应于第三睡眠信号的否定退出接口电路的第三睡眠模式，其中，所述接口电路被配置为当所述接口电路处于第一睡眠模式时响应于第三睡眠信号进入第三睡眠模式，并且所述接口电路被配置为当所述接口电路处于第二睡眠模式时响应于第三睡眠信号进入第三睡眠模式。15.如权利要求14所述的方法，还包括：
响应于通过第一差分信号线的唤醒请求，进入激活模式；以及当进入激活模式时，通过第二差分信号线发送唤醒响应。16.如权利要求15所述的方法，其中，所述唤醒请求包括根据串行高级技术附件(SATA)规范的包括COMWAKE、COMINIT、COMRESET和ALIGN的带外(OOB)信号中的至少一个。17.如权利要求14所述的方法，所述接口电路的第一睡眠模式包括接口电路的部分模式，且所述接口电路的第二睡眠模式包括接口电路的睡眠模式，并且其中，进入接口电路的的第一睡眠模式和第二睡眠模式中的一个包括分别响应于第一睡眠信号和第二睡眠信号中的一个进入接口电路的部分模式和睡眠模式中的一个。18.如权利要求17所述的方法，其中，所述接口电路被配置为在睡眠模式中比在部分模式中消耗更少的电力，并且其中，从睡眠模式进入激活模式的时间段大于从部分模式进入激活模式的时间段。19.一种存储设备，包括：非易失性存储器；存储器控制器，被配置为控制非易失性存储器，所述存储器控制器包括被配置为与外部设备通信的接口电路，其中，该接口电路包括，接收器，被配置为从外部设备接收第一差分信号；以及发射器，被配置为向外部设备发生第二差分信号，其中所述接口电路被配置为从外部设备接收深度睡眠信号，所述接口电路被配置为基于第一差分信号进入第一睡眠模式和第二睡眠模式中的一个，所述接口电路被配置为响应于深度睡眠信号的激活从第一睡眠模式进入第三睡眠模式，所述接口电路被配置为响应于深度睡眠信号的激活从第二睡眠模式进入第三睡眠模式，所述接口电路被配置为与第二睡眠模式相比，在第三睡眠模式中消耗更少的电力，所述接口电路被配置为与第一睡眠模式相比，在第二睡眠模式中消耗更少的电力，并且所述接口电路被配置为接收深度睡眠信号，深度睡眠信号不是通过接收器接收的。20.如权利要求19所述的存储设备，所述接口电路被配置为从至少第三睡眠模式和第一睡眠模式进入激活模式，从第三睡眠模式进入激活模式的时间段大...

【专利技术属性】
技术研发人员：郑宇圣，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：