一种多采样频率的FPGA在线调试方法技术

本发明专利技术公开了一种多采样频率的FPGA在线调试方法，涉及FPGA技术领域，该方法由FPGA基于配置码流利用可编程逻辑资源实现用户电路和监控电路，在用户电路的运行过程中，监控电路内部的多个采样子电路对用户电路的信号变化速度不同的多组待观测信号分别使用不同的采样时钟进行采样，采样时钟与待观测信号的控制时钟相匹配且呈正相关，使得采样时钟的周期与相应的待观测信号的信号预期变化周期一致，因此可以在保证监控到信号变化的前提下，减少采样重复不变的无效数据，从而提高监控调试的效率。效率。效率。

【技术实现步骤摘要】
一种多采样频率的FPGA在线调试方法


[0001]本专利技术涉及FPGA
，尤其是一种多采样频率的FPGA在线调试方法。

技术介绍

[0002]当用户电路在FPGA上实现并在FPGA上正常运行时，为了确定用户电路在FPGA上的运行过程正确且符合设计思想，通常需要观测用户电路内部某些特定信号的行为或波形。为了实现这个功能，目前的做法是在FPGA上增加调试电路，当用户电路在FPGA上正常运行时，利用调试电路采样用户电路的待观测信号并输出到FPGA进行实时观测监控继而实现相应的调试。
[0003]在实际实现时，一般需要对用户电路的多个待观测信号监控调试，一般的做法时，监控电路按照同一个采样时钟对各个待观测信号进行采样然后进行存储，采样结束后再将存储的数据输出到FPGA外进行观测。这种做法存在的问题是，有些待观测信号的变化缓慢、信号有可能很长时间都不发生变化，因此监控电路连续采样到的多个数据都是相同的，这些重复采样的数据意义不大。而由于监控电路需要将采样到的数据存储后再输出，因此采样过程的总样本数受限于存储容量，在存储容量有限的情况下、总样本数也受限，这其中若有较多重复采样的无意义数据，则会导致调试效率较低。

技术实现思路

[0004]本专利技术人针对上述问题及技术需求，提出了一种多采样频率的FPGA在线调试方法，本专利技术的技术方案如下：
[0005]一种多采样频率的FPGA在线调试方法，该方法包括：
[0006]在对用户电路进行调试时，将由用户电路和监控电路构成的全局电路对应的配置码流加载到FPGA上，FPGA基于配置码流利用可编程逻辑资源实现用户电路和监控电路，监控电路连接用户电路；
[0007]监控电路包括至少两个采样子电路和一个样本输出模块，每个采样子电路分别对应一个信号组，监控电路在用户电路运行过程中，分别通过各个采样子电路按照各个信号组对应的采样时钟以相应的采样频率对信号组中的各个待观测信号进行采样并存储，并通过样本输出模块利用FPGA内建的边界扫描链将各个采样子电路存储的数据传输到FPGA外进行监控调试；每个待观测信号对应的采样时钟与待观测信号的控制时钟相匹配且呈正相关且存在至少两个采样子电路使用的采样时钟不同。
[0008]其进一步的技术方案为，控制时钟在同一预设时钟区间内的若干个待观测信号属于同一个信号组并对应同一个采样时钟，预设时钟区间的时钟频率越高、对应的采样时钟的频率越高。
[0009]其进一步的技术方案为，一个或多个功能模块内的所有待观测信号属于同一个信号组并对应同一个采样时钟，功能模块的时钟频率越高、对应的采样时钟的频率越高。
[0010]其进一步的技术方案为，一个或多个时钟域内的所有待观测信号属于同一个信号
组并对应同一个采样时钟，时钟域的时钟频率越高、对应的采样时钟的频率越高。
[0011]其进一步的技术方案为，一个或多个数据通路内的所有待观测信号属于同一个信号组并对应同一个采样时钟，数据通路的时钟频率越高、对应的采样时钟的频率越高。
[0012]其进一步的技术方案为，监控电路还包括至少一个触发模块，各个采样子电路分别对应不同的触发模块或者存在至少两个采样子电路对应同一个触发模块，每个触发模块用于获取触发信号并在检测到触发信号满足预设触发条件时向对应的采样子电路发送采样使能信号使得采样子电路开始采样；其中，不同的触发模块的触发信号不同和/或预设触发条件不同。
[0013]其进一步的技术方案为，各个采样子电路使用的采样参数相同，或，存在至少两个采样子电路使用的采样参数不同；其中，采样参数包括采样长度和/或采样次数。
[0014]其进一步的技术方案为，各个采样时钟的频率呈倍数关系，则监控电路包括锁相环电路，锁相环电路连接用户电路获取基准时钟信号，锁相环电路输出各个采样时钟。
[0015]其进一步的技术方案为，各个采样时钟的绕线均走时钟树，且各个采样时钟占用一个全局时钟树或一个区域时钟树。
[0016]其进一步的技术方案为，每个采样子电路中分别包括一个采样模块和一个存储模块，各个采样子电路中的存储模块的存储性能均相同，或者，存在至少两个采样子电路中的存储模块存在至少一项存储性能不同，存储模块的存储性能包括写入速度、存储宽度和存储深度中的至少一种。
[0017]其进一步的技术方案为，FPGA基于配置码流中与用户电路对应的第一部分利用第一类资源形成用户电路、并基于配置码流中与监控电路对应的第二部分利用第二类资源形成监控电路；
[0018]第一类资源和第二类资源分别表示FPGA内部不同部分的可编程逻辑资源，第一类资源是FPGA内部在未对用户电路进行调试时用于实现用户电路的可编程逻辑资源，且第一类资源和第二类资源中具有相同资源类型的可编程逻辑资源的硬件结构相同。
[0019]本专利技术的有益技术效果是：
[0020]本申请公开了一种多采样频率的FPGA在线调试方法，该方法利用监控电路内部多个采样子电路，对信号变化速度不同的待观测信号使用不同的采样时钟进行采样，采样时钟与待观测信号的控制时钟相匹配且呈正相关，由于采样时钟的周期与相应的待观测信号的信号预期变化周期一致，因此可以在保证监控到信号变化的前提下，减少采样重复不变的无效数据，从而提高监控调试的效率。
附图说明
[0021]图1是本申请中监控电路与用户电路的一种电路连接结构图。
[0022]图2是本申请中监控电路与用户电路的另一种电路连接结构图。
[0023]图3是FPGA内部的可编程逻辑资源的排布示意图。
具体实施方式
[0024]下面结合附图对本专利技术的具体实施方式做进一步说明。
[0025]本申请公开了一种多采样频率的FPGA在线调试方法，该方法的实现过程如下：
[0026]在对用户电路进行调试时，将由用户电路和监控电路构成的全局电路对应的配置码流加载到FPGA上。本申请中的全局电路是需要利用FPGA上的可编程逻辑资源实现并在FPGA上运行的全部电路结构，全局电路至少包括用户电路，用户电路是全局电路中用于实现用户设计功能的电路结构。当对用户电路进行调试时，全局电路除了包括用户电路之外，还包括连接至用户电路的监控电路，监控电路是全局电路中用于实现对用户电路的信号监控功能的电路结构，则在这种情况中全局电路由用户电路和监控电路构成。
[0027]本领域技术人员知道的是，在输入全局电路后，需要经过综合、装箱、布局、布线和时序分析等步骤才能生成全局电路对应的配置码流，本申请对这些中间步骤不再详细展开描述。
[0028]FPGA基于配置码流利用可编程逻辑资源实现用户电路和监控电路，监控电路连接用户电路。
[0029]其中，请参考图1，监控电路包括至少两个采样子电路和一个样本输出模块，每个采样子电路分别对应一个信号组，一个信号组中包括一个或若干个待观测信号。监控电路在用户电路运行过程中，分别通过各个采样子电路按照各个信号组对应的采样时钟以相应的采样频率对信号组本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种多采样频率的FPGA在线调试方法，其特征在于，所述方法包括：在对用户电路进行调试时，将由所述用户电路和监控电路构成的全局电路对应的配置码流加载到FPGA上，所述FPGA基于所述配置码流利用可编程逻辑资源实现所述用户电路和所述监控电路，所述监控电路连接所述用户电路；所述监控电路包括至少两个采样子电路和一个样本输出模块，每个采样子电路分别对应一个信号组，所述监控电路在所述用户电路运行过程中，分别通过各个采样子电路按照各个信号组对应的采样时钟以相应的采样频率对所述信号组中的各个待观测信号进行采样并存储，并通过所述样本输出模块利用所述FPGA内建的边界扫描链将各个采样子电路存储的数据传输到所述FPGA外进行监控调试；每个待观测信号对应的采样时钟与所述待观测信号的控制时钟相匹配且呈正相关且存在至少两个采样子电路使用的采样时钟不同。2.根据权利要求1所述的方法，其特征在于，控制时钟在同一预设时钟区间内的若干个待观测信号属于同一个信号组并对应同一个采样时钟，预设时钟区间的时钟频率越高、对应的采样时钟的频率越高。3.根据权利要求1所述的方法，其特征在于，一个或多个功能模块内的所有待观测信号属于同一个信号组并对应同一个采样时钟，功能模块的时钟频率越高、对应的采样时钟的频率越高。4.根据权利要求1所述的方法，其特征在于，一个或多个时钟域内的所有待观测信号属于同一个信号组并对应同一个采样时钟，时钟域的时钟频率越高、对应的采样时钟的频率越高。5.根据权利要求1所述的方法，其特征在于，一个或多个数据通路内的所有待观测信号属于同一个信号组并对应同一个采样时钟，数据通路的时钟频率越高、对应的采样时钟的频率越高。6.根据权利要求1
‑
5任一所述的方法，其特征在于，所述监控电路还包括至少一个触发模块，各个所述采样子电路分别对应不同的触发模块或者存...

【专利技术属性】
技术研发人员：单悦尔，徐彦峰，井站，季振凯，闫华，
申请(专利权)人：无锡中微亿芯有限公司，
类型：发明
国别省市：