一种QC-LDPC编码器的高度并行编码方法技术

本发明专利技术公开了一种QC

【技术实现步骤摘要】
一种QC
‑
LDPC编码器的高度并行编码方法


[0001]本专利技术涉及信息
，尤其涉及一种QC
‑
LDPC编码器的高度并行编码方法。

技术介绍

[0002]低密度奇偶校验码(LDPC码)是一种前向纠错编码技术，具有高编码增益、低译码门限和便于硬件实现等优点，成为了主流的信道编码技术之一。LDPC码可以分为规则LDPC码和非规则LDPC码，这取决于校验矩阵H的行重(一行中非零元的个数)和列重(一列中非零元的个数)是否固定不变；规则LDPC码同等条件下性能不如非规则LDPC码，但胜在编译码相对比较简单，便于硬件上结构实现，被广泛应用于多个通信标准。
[0003]准循环LDPC码(QC
‑
LDPC码)也是规则LDPC码，其生成矩阵G具有准循环结构，这样在编码的时候可以通过简单的移位和累加运算来得到校验位序列。基于生成矩阵的QC
‑
LDPC编码实现结构有三种：串行、全并行和部分并行，串行结构编码周期长、吞吐率低，而全并行对资源开销过大，所以目前基于生成矩阵的编码结构多采用部分并行实现。
[0004]现有的部分并行实现方式在进行信息位与生成矩阵中循环子矩阵的乘积时，要求存储子矩阵第一行序列，并通过寄存器组实现循环移位，如图1所示。这种方式消耗了大量触发器资源；尤其是在对吞吐率指标要求较高的高速通信场景中，需要提高部分并行结构的并行度，这种结构就会造成比较大的芯片面积压力。

技术实现思路

[0005]有鉴于现有技术的上述缺陷，本专利技术所要解决的技术问题是现有的部分并行实现方式消耗大量的触发器资源，芯片面积压力过大。因此，本专利技术提供了一种QC
‑
LDPC编码器的高度并行编码方法，通过对输入信息序列分块，调整分块后的子信息序列输入次序以及循环移位的结构，实现高并行度下的编码，减少了硬件资源的消耗。
[0006]为实现上述目的，本专利技术提供了一种QC
‑
LDPC编码器的高度并行编码方法，包括以下步骤：
[0007]对输入信息序列进行预处理，获得子信息序列；
[0008]将生成矩阵G进行分块，获得分块矩阵，分块矩阵包括若干个循环子矩阵的元素；
[0009]根据循环子矩阵构造若干个逆序编码单元，每个逆序编码单元对应分块矩阵中的循环子矩阵的元素；
[0010]将子信息序列按逆序输入至分块矩阵中的逆序编码单元；
[0011]逆序编码单元将每一位输入信息和逆序编码单元的编码参数进行运算后获得编码结果；
[0012]将获得所有输入信息编码结果求和，并且得到最终的校验序列。
[0013]进一步地，对输入信息序列进行预处理，获得子信息序列，具体包括：
[0014]将输入信息序列分块为s个长度为t的子信息序列分块为s个长度为t的子信息序列其中m
i
＝[m
i，1
，m
i，2
，......，m
i，t
](i＝1,2,3
……
,s)。
[0015]进一步地，将生成矩阵G进行分块，获得分块矩阵，分块矩阵包括若干个循环子矩阵的元素，具体是将生成矩阵G获取s
×
v阶分块矩阵Q，分块矩阵Q中的每个元素是t
×
t维度大小的循环子矩阵。
[0016]进一步地，QC
‑
LDPC码的生成矩阵G具有准循环特性，表示为如下分块形式：
[0017][0018]0表示t
×
t维度的全0矩阵，I表示t
×
t维度的单位矩阵，g
i，j
(i＝1，2，......，s；j＝1，2，......，v)表示t
×
t维度的循环子矩阵，即g
i，j
的每一行都是上一行序列向右循环移位一位得到的序列，将虚线右侧这s
×
v个循环子矩阵提取出来，得到s
×
v阶分块矩阵Q：
[0019][0020]进一步地，根据循环子矩阵构造若干个逆序编码单元，每个逆序编码单元对应分块矩阵中的循环子矩阵的元素，具体包括：
[0021]构造s
×
v个逆序编码单元，每个逆序编码单元对应于分块矩阵Q的一个循环子矩阵的元素，提取出分块矩阵Q中每个循环子矩阵的第一行序列，作为与之对应的逆序编码单元的编码参数[b1，b2，b3，......，b
t
]；分块矩阵Q中同一列循环子矩阵对应的逆序编码单元记为一个编码组，重复v列得到v个编码组，每个编码组含有s个逆序编码单元。
[0022]进一步地，编码前，将每个逆序编码单元的校验位输出寄存器[p1，p2，p3，......，p
t
]置为0。
[0023]进一步地，将子信息序列按逆序输入至分块矩阵中的逆序编码单元，具体包括：
[0024]将s个子信息序列[m1，m2，m3，......，m
s
‑1，m
s
]按逆序输入到一个编码组的s个逆序编码单元中，即m1按逆序输入逆序编码单元1中、m2按逆序输入逆序编码单元2中、
……
、m
s
按逆序输入逆序编码单元s。
[0025]进一步地，逆序编码单元将每一位输入信息和该逆序编码单元的编码参数进行运算后获得编码结果，具体包括：
[0026]针对输入信息m
i，j
，逆序编码单元i将输入信息和该逆序编码单元的编码参数[b1，b2，b3，......，b
t
]进行与门的运算，校验位输出寄存器[p1，p2，p3，......，p
t
]也进行一次循环移位，最后将与门运算的结果和循环移位的结果进行模二加运算，得到一次中间编码结果；输入t次后，一个编码组的s个逆序编码单元得到各自的编码结果，将s个结果求和得到一个编码组的编码结果p1；
[0027]重复上述步骤，获得v个编码组的编码结果(p1，p2，......，p
v
)。
[0028]其中，每个逆序编码单元的编码参数是固定的。
[0029]进一步地，将获得所有输入信息编码结果求和，并且得到最终的校验序列，具体包括：
[0030]将v个编码组的编码结果(p1，p2，......，p
v
)按顺序拼接，得到最终的校验序列)按顺序拼接，得到最终的校验序列并行输出。
[0031]技术效果
[0032]1、本专利技术的一种QC
‑
LDPC编码器的高度并行编码方法改进了单个编码单元的结构，调整输入子信息序列的次序、将循环移位操作合理转移到输出寄存器组上，使得子矩阵第一行序列不再需要寄存器存储和循环移位操作，相比起传统的实现结构可以节省大量触发器资源；
[0033]2、本专利技术的一种QC
‑
LDPC编码器的高度并行编本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种QC
‑
LDPC编码器的高度并行编码方法，其特征在于，包括以下步骤：对输入信息序列进行预处理，获得子信息序列；将生成矩阵G进行分块，获得分块矩阵，所述分块矩阵包括若干个循环子矩阵的元素；根据所述循环子矩阵构造若干个逆序编码单元，每个所述逆序编码单元对应所述分块矩阵中的循环子矩阵的元素；将所述子信息序列按逆序输入至所述分块矩阵中的逆序编码单元；所述逆序编码单元将每一位输入信息和所述逆序编码单元的编码参数进行运算后获得编码结果；将获得所有输入信息编码结果求和，并且得到最终的校验序列。2.如权利要求1所述的一种QC
‑
LDPC编码器的高度并行编码方法，其特征在于，对输入信息序列进行预处理，获得子信息序列，具体包括：将输入信息序列分块为s个长度为t的子信息序列分块为s个长度为t的子信息序列其中m
i
＝[m
i，1
，m
i，2
，......，m
i，t
](i＝1，2，3......，s)。3.如权利要求1所述的一种QC
‑
LDPC编码器的高度并行编码方法，其特征在于，将生成矩阵G进行分块，获得分块矩阵，所述分块矩阵包括若干个循环子矩阵的元素，具体是从生成矩阵G中获取s
×
v阶分块矩阵Q，分块矩阵Q中的每个元素是t
×
t维度大小的循环子矩阵。4.如权利要求3所述的一种QC
‑
LDPC编码器的高度并行编码方法，其特征在于，所述的QC
‑
LDPC码的生成矩阵G具有准循环特性，表示为如下分块形式：0表示t
×
t维度的全0矩阵，I表示t
×
t维度的单位矩阵，g
i，j
(i＝1，2，......，s；j＝1，2，......，v)表示t
×
t维度的循环子矩阵，即g
i，j
的每一行都是上一行序列向右循环移位一位得到的序列，将虚线右侧这s
×
v个循环子矩阵提取出来，得到s
×
v阶分块矩阵Q：5.如权利要求1所述的一种QC
‑
LDPC编码器的高度并行编码方法，其特征在于，根据所述循环子矩阵构造若干个逆序编码单元，每个所述逆序编码单元对应所述分块矩阵中的循环子矩阵的元素，具体包括：构造s
...

【专利技术属性】
技术研发人员：李迎春，刘德财，罗艳飞，李昊，李云峰，陈天杨，张俊杰，张倩武，宋英雄，
申请(专利权)人：上海大学，
类型：发明
国别省市：