一种驱动电路及显示装置制造方法及图纸

本发明专利技术实施例公开了一种驱动电路及显示装置，驱动电路包括多级移位寄存器；移位寄存器包括输入模块、分压模块、关断模块和输出模块；输入模块用于在输入阶段将第一电压信号输出至第一节点；分压模块内部具有第二节点，分压模块的第一端连接于第二电压信号端且第二端连接于第三电压信号端，分压模块的第一控制端连接于第一移位寄存信号端、第二控制端连接于第二移位寄存信号端且第三控制端连接于第一节点，分压模块用于调节第二节点的电位；关断模块用于在关断阶段将第一节点的电位下拉至第四电压信号；输出模块用于在输出阶段将第一时钟信号输出至移位寄存器的输出端。本发明专利技术实施例的技术方案可以提升驱动电路的稳定性。实施例的技术方案可以提升驱动电路的稳定性。实施例的技术方案可以提升驱动电路的稳定性。

【技术实现步骤摘要】
一种驱动电路及显示装置


[0001]本专利技术实施例涉及显示技术，尤其涉及一种驱动电路及显示装置。

技术介绍

[0002]在显示装置中，像素阵列包括横纵交错的栅极扫描线和数据线。其中，为了实现像素阵列的逐行扫描，通常采用栅极驱动电路驱动像素阵列中的像素单元。
[0003]栅极驱动电路包括多个级联的移位寄存器，构成移位寄存器的电路包括多个晶体管以及电容。随着显示技术的快速发展，用户对显示面板的显示效果要求越来越高，随之而来的，是对栅极驱动电路的稳定性要求越来越高。
[0004]移位寄存器的电路中存在连接节点，在移位寄存器的工作过程中，若连接节点的电位不能及时调节至所需电位，会对移位寄存器的输出信号产生影响，影响栅极驱动电路的稳定性。

技术实现思路

[0005]本专利技术实施例提供一种驱动电路及显示装置，以提升驱动电路的稳定性。
[0006]第一方面，本专利技术实施例提供了一种驱动电路，应用于显示面板中，所述驱动电路包括：多级移位寄存器；
[0007]所述移位寄存器包括输入模块、分压模块、关断模块和输出模块；
[0008]所述输入模块连接于第一电压信号端和第一节点之间，用于在输入阶段开启，以将所述第一电压信号端提供的第一电压信号输出至所述第一节点；
[0009]所述分压模块内部具有第二节点，所述分压模块的第一端连接于第二电压信号端且第二端连接于第三电压信号端，所述分压模块的第一控制端连接于第一移位寄存信号端、第二控制端连接于第二移位寄存信号端且第三控制端连接于所述第一节点，所述分压模块用于调节所述第二节点的电位；
[0010]所述关断模块连接于所述第一节点和第四电压信号端之间，用于在关断阶段开启，以将所述第一节点的电位下拉至所述第四电压信号端提供的第四电压信号；
[0011]所述输出模块连接于第一时钟信号端和所述移位寄存器的输出端之间，所述移位寄存器的输出端和所述第一节点之间耦接一耦合电容，所述输出模块用于在输出阶段开启，以将所述第一时钟信号端提供的第一时钟信号输出至所述移位寄存器的输出端。
[0012]第二方面，本专利技术实施例还提供了一种显示装置，包括上一方面提供的驱动电路。
[0013]本专利技术实施例提供的驱动电路，通过设置移位寄存器的分压模块的第一控制端连接于第一移位寄存信号端、第二控制端连接于第二移位寄存信号端且第三控制端连接于第一节点，可以通过第一移位寄存信号端的第一移位寄存信号、第二移位寄存信号端的第二移位寄存信号以及第一节点的电位，控制分压模块迅速将第二节点的电位调节至所需电位，改善移位寄存器的输出性能，提高驱动电路的稳定性。
附图说明
[0014]图1是现有技术中的一种移位寄存器的电路示意图；
[0015]图2是本专利技术实施例提供的一种移位寄存器的结构示意图；
[0016]图3是本专利技术实施例提供的一种移位寄存器的电路示意图；
[0017]图4是本专利技术实施例提供的一种移位寄存器的驱动时序图；
[0018]图5是本专利技术实施例提供的移位寄存器在第一下拉阶段的示意图；
[0019]图6是本专利技术实施例提供的移位寄存器在输入阶段的示意图；
[0020]图7是本专利技术实施例提供的移位寄存器在输出阶段的示意图；
[0021]图8是本专利技术实施例提供的移位寄存器在第二下拉阶段的示意图；
[0022]图9是本专利技术实施例提供的另一种移位寄存器的电路示意图；
[0023]图10是本专利技术实施例提供的另一种移位寄存器的结构示意图；
[0024]图11是本专利技术实施例提供的另一种移位寄存器的电路示意图；
[0025]图12是本专利技术实施例提供的一种移位寄存器的局部结构示意图；
[0026]图13是本专利技术实施例提供的另一种移位寄存器的局部结构示意图；
[0027]图14是本专利技术实施例提供的另一种移位寄存器的局部结构示意图；
[0028]图15是本专利技术实施例提供的一种驱动电路的结构示意图；
[0029]图16是本专利技术实施例提供的一种驱动电路的驱动时序示意图；
[0030]图17是本专利技术实施例提供的一种显示装置的结构示意图。
具体实施方式
[0031]下面结合附图和实施例对本专利技术作进一步的详细说明。可以理解的是，此处所描述的具体实施例仅仅用于解释本专利技术，而非对本专利技术的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与本专利技术相关的部分而非全部结构。
[0032]图1是现有技术中的一种移位寄存器的电路示意图，如图1所示，移位寄存器的电路包括第一节点P和第二节点Q，其中，第二节点Q的电位高、低决定了晶体管M2和M5的开启或关闭，进而会影响第一节点P的电位以及移位寄存器的输出端OUT的输出信号。图1所示现有电路中，第二节点Q的电位由晶体管M7和M3的通断状态决定，而晶体管M7的通断状态由晶体管M8的输出信号控制，晶体管M3的通断状态由第一节点P的电位控制，此方案导致第二节点Q的电位调节会有延时，难以迅速将第二节点Q的电位调节至所需电位，进而会影响移位寄存器的输出信号，例如造成输出信号延时，影响驱动电路的稳定性。
[0033]为解决上述问题，本申请实施例提供了一种驱动电路，应用于显示面板中，驱动电路包括多级移位寄存器；移位寄存器包括输入模块、分压模块、关断模块和输出模块；输入模块连接于第一电压信号端和第一节点之间，用于在输入阶段开启，以将第一电压信号端提供的第一电压信号输出至第一节点；分压模块内部具有第二节点，分压模块的第一端连接于第二电压信号端且第二端连接于第三电压信号端，分压模块的第一控制端连接于第一移位寄存信号端、第二控制端连接于第二移位寄存信号端且第三控制端连接于第一节点，分压模块用于调节第二节点的电位；关断模块连接于第一节点和第四电压信号端之间，用于在关断阶段开启，以将第一节点的电位下拉至第四电压信号端提供的第四电压信号；输出模块连接于第一时钟信号端和移位寄存器的输出端之间，移位寄存器的输出端和第一节
点之间耦接一耦合电容，输出模块用于在输出阶段开启，以将第一时钟信号端提供的第一时钟信号输出至移位寄存器的输出端。
[0034]采用以上技术方案，可以通过第一移位寄存信号端的第一移位寄存信号、第二移位寄存信号端的第二移位寄存信号以及第一节点的电位，控制分压模块迅速将第二节点的电位调节至所需电位，改善移位寄存器的输出性能，提高驱动电路的稳定性。
[0035]以上是本申请的核心思想，基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下，所获得的所有其他实施例，都属于本申请保护的范围。以下将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述。
[0036]图2是本专利技术实施例提供的一种移位寄存器的结构示意图。本实施例提供一种驱动电路，该驱动电路应用于显示面板中，包括多级如图2所示的移位寄存器100；参见图2，移位寄存器100包括输入模块10、分压模块20、关断模块30和本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种驱动电路，其特征在于，应用于显示面板中，所述驱动电路包括：多级移位寄存器；所述移位寄存器包括输入模块、分压模块、关断模块和输出模块；所述输入模块连接于第一电压信号端和第一节点之间，用于在输入阶段开启，以将所述第一电压信号端提供的第一电压信号输出至所述第一节点；所述分压模块内部具有第二节点，所述分压模块的第一端连接于第二电压信号端且第二端连接于第三电压信号端，所述分压模块的第一控制端连接于第一移位寄存信号端、第二控制端连接于第二移位寄存信号端且第三控制端连接于所述第一节点，所述分压模块用于调节所述第二节点的电位；所述关断模块连接于所述第一节点和第四电压信号端之间，用于在关断阶段开启，以将所述第一节点的电位下拉至所述第四电压信号端提供的第四电压信号；所述输出模块连接于第一时钟信号端和所述移位寄存器的输出端之间，所述移位寄存器的输出端和所述第一节点之间耦接一耦合电容，所述输出模块用于在输出阶段开启，以将所述第一时钟信号端提供的第一时钟信号输出至所述移位寄存器的输出端。2.根据权利要求1所述的驱动电路，其特征在于，所述分压模块还具有第三端和第四端，所述分压模块的第三端连接于所述第一电压信号端且第四端连接于所述第四电压信号端。3.根据权利要求1所述的驱动电路，其特征在于，所述关断模块的控制端连接于所述第一移位寄存信号端。4.根据权利要求1所述的驱动电路，其特征在于，所述第一移位寄存信号端连接于下一级所述移位寄存器的输出端，所述第二移位寄存信号端连接于上一级所述移位寄存器的输出端。5.根据权利要求1或2所述的驱动电路，其特征在于，所述移位寄存器包括第一扫描模式和第二扫描模式；所述第一扫描模式下，所述第一电压信号端和所述第二电压信号端提供的电压信号为大于0V的高电平信号，所述第三电压信号端和所述第四电压信号端提供的电压信号为小于或等于0V的低电平信号；所述第二扫描模式下，所述第一电压信号端和所述第三电压信号端提供的电压信号为小于或等于0V的低电平信号，所述第四电压信号端和所述第二电压信号端提供的电压信号为大于0V的高电平信号。6.根据权利要求1所述的驱动电路，其特征在于，所述输入模块包括第一晶体管；所述第一晶体管连接于所述第一电压信号端和所述第一节点之间，所述第一晶体管的控制端连接于所述第二移位寄存信号端。7.根据权利要求1所述的驱动电路，其特征在于，所述输出模块包括第二晶体管；所述第二晶体管连接于所述第一时钟信号端和所述移位寄存器的输出端之间，所述第二晶体管的控制端连接于所述第一节点。8.根据权利要求7所述的驱动电路，其特征在于，还包括：栅极金属层、源漏极金属层和第一金属层，所述栅极金属层、所述源漏极金属层和所述第一金属层不同层设置，所述第一金属层包括第一跨桥结构；
所述第二晶体管的栅极和所述第一节点采用第一桥接换线孔连接于同一所述第一跨桥结构，所述栅极金属层和所述第一节点所在金属层不同层设置。9.根据权利要求8所述的驱动电路，其特征在于，所述第一节点与所述源漏极金属层同层。10.根据权利要求1所述的驱动电路，其特征在于，所述分压模块包括第一分压单元和第二分压单元；所述第一分压单元连接于所述第二电压信号端和所述第二节点之间，且所述第一分压单元的第一控制端连接于所述第一移位寄存信号端；所述第二分压单元连接于所述第三电压信号端和所述第二节点之间，且所述第二分压单元的第一控制端连接于所述第二移位寄存信号端；所述第一分压单元用于在开启时，将所述第二电压信号端提供的第二电压信号输出至所述第二节点；所述第二分压单元用于在开启时，将所述第三电压信号端提供的第三电压信号输出至所述第二节点。11.根据权利要求10所述的驱动电路，其特征在于，所述第一分压单元包括第三晶体管和第四晶体管，所述第三晶体管和所述第四晶体管均连接于所述第二电压信号端和所述第二节点之间，所述第三晶体管的控制端连接于所述第一移位寄存信号端，所述第四晶体管的控制端连接于所述第二电压信号端；所述第二分压单元包括第五晶体管和第六晶体管，所述第五晶体管和所述第六晶体管均连接于所述第三电压信号端和所述第二节点之间，所述第五晶体管的控制端连接于所述第二移位寄存信号端，所述第六晶体管的控制端连接于所述第一节点。12.根据权利要求2所述的驱动电路，其特征在于，所述分压模块包括第一分压单元和第二分压单元；所述第一分压单元的第一端连接于所述第一电压信号端、第二端连接于所述第二电压信号端以及第三端连接于所述第二节点，且所述第一分压单元的第一控制端连接于所述第一移位寄存信号端；所述第二分压单元的第一端连接于所述第三电压信号端、第二端连接于所述第四电压信号端以及第三端连接于所述第二节点，且所述第二分压单元的第一控制端连接于所述第二移位寄存信号端；所述第一分压单元用于在开启时，将所述第一...

【专利技术属性】
技术研发人员：金慧俊，王听海，
申请(专利权)人：上海中航光电子有限公司，
类型：发明
国别省市：