一种基于模糊区脉冲检测的高精度异频数字锁相环系统技术方案

本发明专利技术提供了一种基于模糊区脉冲检测的高精度异频数字锁相环系统，包括频标模块、DDS模块、信号脉冲变换模块、异频群相位重合点脉冲模块、相位差测量与处理模块、压控晶振模块、显示模块和电源模块；相对于现有的高精度锁相环，本发明专利技术无需鉴相器，采用模糊区脉冲检测方法使相位差测量的分辨率得到了极大提高，任意时刻的相位差测量分辨率优于1ps，大幅度提高了锁相环的同步精度，利用FPGA技术使系统结构集成化，降低了开发成本，抑制了相位噪声，加强了系统的稳定性和可靠性。了系统的稳定性和可靠性。了系统的稳定性和可靠性。

【技术实现步骤摘要】
一种基于模糊区脉冲检测的高精度异频数字锁相环系统


[0001]本专利技术涉及锁相环
，尤其涉及一种基于模糊区脉冲检测的高精度异频数字锁相环系统。

技术介绍

[0002]锁相环是一种相位同步控制系统，在电子通信、自动控制以及自动测量与检测等领域具有广泛应用。传统的锁相环建立在同频鉴相基础之上，被锁信号必须经过频率的归一化处理才能完成与频标信号之间的相位比对，频率的归一化处理需要经过复杂的频率变换过程，容易引入变换线路的附加噪声，最终使锁相环的同步精度难以保证。以异频鉴相为基础的锁相环建立在频标信号和被锁信号稳定频率关系基础之上，在复杂环境应用下当频标信号和被锁信号之间的频率关系复杂或存在大频率偏差时，脉冲鉴相输出的相位差信号不呈现规律性变化，最终使锁相系统的稳定性和可靠性变差。

技术实现思路

[0003]本专利技术的目的在于提供一种基于模糊区脉冲检测的高精度异频数字锁相环系统，采用模糊区脉冲检测技术，能够大幅度提高锁相环的同步精度和相位差测量的分辨率，加强系统的稳定性和可靠性。
[0004]为了实现上述目的，本专利技术采用以下技术方案：一种基于模糊区脉冲检测的高精度异频数字锁相环系统，包括频标模块、DDS模块、信号脉冲变换模块、异频群相位重合点脉冲模块、相位差测量与处理模块、压控晶振模块、显示模块和电源模块；频标模块的信号输出端分别连接DDS模块的信号输入端和信号脉冲变换模块的信号输入端，DDS模块的信号输出端连接信号脉冲变换模块的信号输入端，信号脉冲变换模块的信号输出端连接异频群相位重合点脉冲模块的信号输入端，异频群相位重合点脉冲模块的信号输出端连接相位差测量与处理模块的信号输入端，相位差测量与处理模块的信号输出端连接压控晶振模块的信号输入端，压控晶振模块的信号输出端分别连接信号脉冲变换模块的信号输入端和显示模块的信号输入端；所述的频标模块，用以提供锁定晶体振荡器的10MHz频标信号；所述的DDS模块，用以产生与频标信号和晶体振荡器信号进行相位重合的辅助信号；所述的信号脉冲变换模块，用以产生脉冲信号；所述的异频群相位重合点脉冲模块，用以产生频标信号和辅助信号之间的群相位重合点脉冲信号以及辅助信号与晶体振荡器信号之间的群相位重合点脉冲信号；所述的相位差测量与处理模块，用以获得频标信号和晶体振荡器信号之间的相位差值并产生晶体振荡器的压控信号；所述的压控晶体振荡器模块，用以产生晶体振荡器信号即被锁信号；所述的显示模块，用于接收晶体振荡器信号频率即锁相环信号并显示。
[0005]所述的频标模块采用频率准确度
±5×
10
‑
13
的Microsemi 5071A铯原子钟。
[0006]所述的DDS模块采用DDS芯片AD9854。
[0007]所述的信号脉冲变换模块由第一信号调理电路、第二信号调理电路和第三信号调理电路组成；具体的：第一信号调理电路、第二信号调理电路和第三信号调理电路均采用信号调理电路，所述的信号调理电路由施密特触发器74LS14D和反相器74LS04D组成，施密特触发器74LS14D的信号输入端作为信号调理电路的信号输入端，施密特触发器74LS14D的信号输出端与反相器74LS04D的信号输入端连接，反相器74LS04D组成的信号输出端作为信号调理电路的信号输出端；第一信号调理电路的信号输入端连接Microsemi 5071A铯原子钟的信号输出端，用于将频标信号送入第一信号调理电路产生频标脉冲信号；第二信号调理电路的信号输入端连接DDS模块的信号输出端，用于将辅助信号送入第二信号调理电路产生辅助脉冲信号；第三信号调理电路的信号输入端连接压控晶体振荡器模块的信号输出端，用于将晶体振荡器信号送入第三信号调理电路产生晶体振荡器脉冲信号。
[0008]所述的异频群相位重合点脉冲模块由移相电路、第一模糊区脉冲产生电路和第二模糊区脉冲产生电路组成；具体的：所述的移相电路采用第一边沿型D触发器74LS175N，第一边沿型D触发器74LS175N的信号输入端连接第二信号调理电路的信号输出端，用于对辅助脉冲信号进行移相；所述的第一模糊区脉冲产生电路由第二边沿型D触发器74LS175N、第一逻辑非门电路74LS04N、第二逻辑非门电路74LS04N、第一2输入逻辑与门电路74LS08N、第二2输入逻辑与门电路74LS08N和第一3输入逻辑与门电路74LS11N组成，第二边沿型D触发器74LS175N的信号输入端D1、第一逻辑非门电路74LS04N的信号输入端和第一2输入逻辑与门电路74LS08N的信号输入端A1军连接第二信号调理电路的信号输出端，第一逻辑非门电路74LS04N的信号输出端连接第一2输入逻辑与门电路74LS08N的信号输入端B1，第一边沿型D触发器74LS175N的时钟端CK1、第二逻辑非门电路74LS04N的信号输入端和第二2输入逻辑与门电路74LS08N的信号输入端A2均连接第一信号调理电路的信号输出端，第二逻辑非门电路74LS04N的信号输出端连接第二2输入逻辑与门电路74LS08N的信号输入端B2，第一2输入逻辑与门电路74LS08N的信号输出端Y1、第二2输入逻辑与门电路74LS08N的信号输出端Y2和第二边沿型D触发器74LS175N的输出端Q1分别连接第一3输入逻辑与门电路74LS11N的信号输入端；将移相后的辅助脉冲信号和频标脉冲信号均送入第一模糊区脉冲产生电路，在第一3输入逻辑与门电路74LS11N的信号输出端获得移相后的辅助脉冲信号和频标脉冲信号之间的第一模糊区脉冲信号，第一模糊区脉冲信号作为相位差测量与处理模块中计数器闸门的开门信号；第二模糊区脉冲产生电路由第三边沿型D触发器74LS175N、第三逻辑非门电路74LS04N、第四逻辑非门电路74LS04N、第三2输入逻辑与门电路74LS08N、第四2输入逻辑与门电路74LS08N和第二3输入逻辑与门电路74LS11N组成，第三边沿型D触发器74LS175N的信号输入端D2、第三逻辑非门电路74LS04N的信号输入端和第三2输入逻辑与门电路74LS08N的信号输入端A3均连接第二信号调理电路的信号输出端，第四逻辑非门电路74LS04N的信
号输出端连接第四2输入逻辑与门电路74LS08N的信号输入端B4，第三边沿型D触发器74LS175N的时钟端CK1、第四逻辑非门电路74LS04N的信号输入端和第四2输入逻辑与门电路74LS08N的信号输入端A4均连接第三信号调理电路的信号输出端，第四逻辑非门电路74LS04N的信号输出端连接第四2输入逻辑与门电路74LS08N的信号输入端B4，第三2输入逻辑与门电路74LS08N的信号输出端Y3、第四2输入逻辑与门电路74LS08N的信号输出端Y4和第三边沿型D触发器74LS175N的输出端Q2均连接第二3输入逻辑与门电路74LS11N的信号输入端；将移相后的辅助脉冲信号和晶体振荡器脉冲信号均送入第二模糊区脉冲产生电路，在第二3输入逻辑与门电路74LS11N的信号输出端获得移相后的辅助脉冲信号和晶体振荡器脉冲信号之间的第二模糊区脉冲信号，第二本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种基于模糊区脉冲检测的高精度异频数字锁相环系统，其特征在于：包括频标模块、DDS模块、信号脉冲变换模块、异频群相位重合点脉冲模块、相位差测量与处理模块、压控晶振模块、显示模块和电源模块；频标模块的信号输出端分别连接DDS模块的信号输入端和信号脉冲变换模块的信号输入端，DDS模块的信号输出端连接信号脉冲变换模块的信号输入端，信号脉冲变换模块的信号输出端连接异频群相位重合点脉冲模块的信号输入端，异频群相位重合点脉冲模块的信号输出端连接相位差测量与处理模块的信号输入端，相位差测量与处理模块的信号输出端连接压控晶振模块的信号输入端，压控晶振模块的信号输出端分别连接信号脉冲变换模块的信号输入端和显示模块的信号输入端；所述的频标模块，用以提供锁定晶体振荡器的10MHz频标信号；所述的DDS模块，用以产生与频标信号和晶体振荡器信号进行相位重合的辅助信号；所述的信号脉冲变换模块，用以产生脉冲信号；所述的异频群相位重合点脉冲模块，用以产生频标信号和辅助信号之间的群相位重合点脉冲信号以及辅助信号与晶体振荡器信号之间的群相位重合点脉冲信号；所述的相位差测量与处理模块，用以获得频标信号和晶体振荡器信号之间的相位差值并产生晶体振荡器的压控信号；所述的压控晶体振荡器模块，用以产生晶体振荡器信号即被锁信号；所述的显示模块，用于接收晶体振荡器信号频率即锁相环信号并显示。2.根据权利要求1所述的一种基于模糊区脉冲检测的高精度异频数字锁相环系统，其特征在于：所述的频标模块采用频率准确度
±5×
10
‑
13
的Microsemi 5071A铯原子钟。3.根据权利要求2所述的一种基于模糊区脉冲检测的高精度异频数字锁相环系统，其特征在于：所述的DDS模块采用DDS芯片AD9854。4.根据权利要求3所述的一种基于模糊区脉冲检测的高精度异频数字锁相环系统，其特征在于：所述的信号脉冲变换模块由第一信号调理电路、第二信号调理电路和第三信号调理电路组成；具体的：第一信号调理电路、第二信号调理电路和第三信号调理电路均采用信号调理电路，所述的信号调理电路由施密特触发器74LS14D和反相器74LS04D组成，施密特触发器74LS14D的信号输入端作为信号调理电路的信号输入端，施密特触发器74LS14D的信号输出端与反相器74LS04D的信号输入端连接，反相器74LS04D组成的信号输出端作为信号调理电路的信号输出端；第一信号调理电路的信号输入端连接Microsemi 5071A铯原子钟的信号输出端，用于将频标信号送入第一信号调理电路产生频标脉冲信号；第二信号调理电路的信号输入端连接DDS模块的信号输出端，用于将辅助信号送入第二信号调理电路产生辅助脉冲信号；第三信号调理电路的信号输入端连接压控晶体振荡器模块的信号输出端，用于将晶体振荡器信号送入第三信号调理电路产生晶体振荡器脉冲信号。5.根据权利要求4所述的一种基于模糊区脉冲检测的高精度异频数字锁相环系统，其特征在于：所述的异频群相位重合点脉冲模块由移相电路、第一模糊区脉冲产生电路和第二模糊区脉冲产生电路组成；具体的：所述的移相电路采用第一边沿型D触发器74LS175N，第一边沿型D触发器74LS175N的信号输入端连接第二信号调理电路的信号输出端，用于对辅助脉冲信号进行移相；
所述的第一模糊区脉冲产生电路由第二边沿型D触发器74LS175N、第一逻辑非门电路74LS04N、第二逻辑非门电路74LS04N、第一2输入逻辑与门电路74LS08N、第二2输入逻辑与门电路74LS08N和第一3输入逻辑与门电路74LS11N组成，第二边沿型D触发器74LS175N的信号输入端D1、第一逻辑非门电路74LS04N的信号输入端和第一2输入逻辑与门电路74LS08N的信号输入端A1军连接第二信号调理电路的信号输出端，第一逻辑非门电路74LS04N的信号输出端连接第一2输入逻辑与门电路74LS08N的信号输入端B1，...

【专利技术属性】
技术研发人员：杜保强，张建伟，耿鑫，田二林，梁树军，
申请(专利权)人：郑州轻大产业技术研究院有限公司，
类型：发明
国别省市：