一种高频率分辨率的数控振荡器电路制造技术

本发明专利技术提供一种高频率分辨率的数控振荡器电路，包括分段式电流舵DAC和流控环形振荡器；分段式电流舵DAC包括粗调谐电路、中调谐电路、精调谐电路、运算放大器、第一晶体管、第二晶体管以及低通滤波器；流控环形振荡器包括分别与分段式电流舵DAC的信号输出端连接的第一延迟单元、第二延迟单元和第三延迟单元；通过分段式电流舵DAC的控制，流控环形振荡器的延迟可以通过借助于数字代码调整充电和放电节点处的电流来改变，最终达到数字调谐的目的。通过分段式DAC控制流控环形振荡器，降低了粗调谐和中调谐电路的输出电流的噪声，同时实现了高电流分辨率，在保留流控环形振荡器调谐范围大、面积小等优势的同时，确保调谐范围的单调性并优化相位噪声。调性并优化相位噪声。调性并优化相位噪声。

【技术实现步骤摘要】
一种高频率分辨率的数控振荡器电路


[0001]本专利技术属于数字模拟电路
，具体涉及一种高频率分辨率的数控振荡器电路。

技术介绍

[0002]近年来，锁相环已成为无线传感器网络、物联网、5G通信、农业及医疗保健等应用程序中必不可少的组件。而数控振荡器作为锁相环最核心的模块，决定着锁相环的功耗、面积与噪声等关键性能，低功耗、小面积以及宽调谐范围的数控振荡器电路具有重要价值。

技术实现思路

[0003]本专利技术的目的是提供一种高频率分辨率的数控振荡器电路，通过高分辨率的DAC
[0004]去控制环形振荡器的调谐，在保留环形振荡器宽调谐范围优势的同时，优化其在噪声及分辨率性能上的不足。
[0005]为解决上述技术问题，本专利技术提供了如下的技术方案：
[0006]一种高频率分辨率的数控振荡器电路，包括分段式电流舵DAC和流控环形振荡器；所述分段式电流舵DAC包括粗调谐电路、中调谐电路、精调谐电路、运算放大器、第一晶体管、第二晶体管以及低通滤波器；所述粗调谐电路、中调谐电路和精调谐电路均接地，所述粗调谐电路和中调谐电路的输出端串联并分别连接至运算放大器的正输入端和第一晶体管的的漏极，所述运算放大器的输出端和第一晶体管的栅极分别连接至低通滤波器的一端，所述低通滤波器的另一端连接至第二晶体管的栅极，所述第二晶体管的漏极与精调谐电路的输出端连接作为分段式电流舵DAC的信号输出端，所述运算放大器的负输入端连接有参考电压，所述第一晶体管的源极和第二晶体管的源极分别连接有供电电压；所述流控环形振荡器包括分别与分段式电流舵DAC的信号输出端连接的第一延迟单元、第二延迟单元和第三延迟单元，且所述第一延迟单元、第二延迟单元和第三延迟单元之间依次首尾连接。
[0007]优选的，所述低通滤波器包括电阻与电容，所述电阻的一端连接至第一晶体管的栅极和运算放大器的输出端，所述电阻的另一端连接至电容的一端和第二晶体管的栅极，所述电容的另一端接信号地。
[0008]优选的，所述中调谐电路和精调谐电路采用温度计码进行编码，所述粗调谐电路采用二进制进行编码。
[0009]优选的，所述粗调谐电路和中调谐电路结构相同且均包括电流源、第三晶体管以及第四晶体管，所述电流源的一端接信号地，所述电流源的另一端连接至第三晶体管的漏极和第四晶体管的源极，所述第三晶体管的源极和第四晶体管的漏极串联作为粗调谐电路和中调谐电路的输出端。
[0010]优选的，所述精调谐电路包括第五晶体管、第六晶体管、第七晶体管、第八晶体管、第九晶体管和第十晶体管，所述第五晶体管的漏极接信号地，所述第五晶体管的源极连接
至第六晶体管的漏极，所述第六晶体管的源极连接至第七晶体管的漏极、第八晶体管的源极、第九晶体管的源极以及第十晶体管的源极，所述第七晶体管的源极与第八晶体管的漏极连接，所述第八晶体管的栅极与第九晶体管的栅极连接，所述第九晶体管的源极和第十晶体管的漏极串联作为精调谐电路的输出端。
[0011]优选的，所述第一延迟单元、第二延迟单元和第三延迟单元均为差分延迟单元。
[0012]与现有技术相比，本专利技术的有益效果是：
[0013]本专利技术提供一种高频率分辨率的数控振荡器电路，与传统的数控振荡器相比，本专利技术通过高分辨率的DAC去控制环形振荡器的调谐，在保留环振宽调谐范围优势的同时，优化了其在噪声及分辨率性能上的不足。
附图说明
[0014]附图用来提供对本专利技术的进一步理解，并且构成说明书的一部分，与本专利技术的实施例一起用于解释本专利技术，并不构成对本专利技术的限制。在附图中：
[0015]图1是本专利技术实施例提供的分段式电流舵DAC的电路示意图；
[0016]图2是本专利技术实施例提供的粗调谐电路DAC1和中调谐电路DAC2的电路示意图；
[0017]图3是本专利技术实施例提供的精调谐电路DAC3的电路示意图；
[0018]图4是本专利技术实施例提供的流控环形振荡器的电路示意图。
具体实施方式
[0019]下面将结合本专利技术实施例中的附图，对本专利技术实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本专利技术一部分实施例，而不是全部的实施例。基于本专利技术中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本专利技术保护的范围。
[0020]本实施例提供的一种高频率分辨率的数控振荡器电路，包括分段式电流舵DAC和流控环形振荡器。
[0021]如图1所示，分段式电流舵DAC包括粗调谐电路DAC1、中调谐电路DAC2、精调谐电路DAC3、运算放大器A1、第一晶体管MP1、第二晶体管MP2以及低通滤波器RC。
[0022]具体连接方式，粗调谐电路DAC1、中调谐电路DAC2和精调谐电路DAC3均接地，粗调谐电路DAC1和中调谐电路DAC2的输出端串联并分别连接至运算放大器A1的正输入端和第一晶体管MP1的的漏极，运算放大器A1的输出端和第一晶体管MP1的栅极分别连接至低通滤波器RC的一端，低通滤波器RC的另一端连接至第二晶体管MP2的栅极，第二晶体管MP2的漏极与精调谐电路DAC3的输出端连接作为分段式电流舵DAC的信号输出端Iout1。运算放大器A1的负输入端连接有参考电压Vref，第一晶体管MP1的源极和第二晶体管MP2的源极分别连接有供电电压；低通滤波器RC包括电阻R与电容C，电阻R的一端连接至第一晶体管MP1的栅极和运算放大器A1的输出端，电阻R的另一端连接至电容C的一端和第二晶体管MP2的栅极，电容C的另一端接信号地。
[0023]中调谐电路DAC2和精调谐电路DAC3采用温度计码进行编码，粗调谐电路DAC1采用二进制进行编码。
[0024]如图2所示，粗调谐电路DAC1和中调谐电路DAC2结构相同且均包括电流源I、第三
晶体管NM3b以及第四晶体管NM4b，电流源I的一端接信号地，电流源I的另一端连接至第三晶体管NM3b的漏极和第四晶体管NM4b的源极，第三晶体管NM3b的源极和第四晶体管NM4b的漏极串联作为粗调谐电路DAC1和中调谐电路DAC2的输出端Iout2。
[0025]粗调谐电路DAC1和中调谐电路DAC2的采用电流源结构。由于运算放大器A1的良好性质，这里的电流源I仅仅使用单个MOS管结构，电流源I连接第三晶体管MN3b和第四晶体管MN4b构成差分控制信号。
[0026]如图3所示，精调谐电路DAC3包括第五晶体管NM5b、第六晶体管NM6b、第七晶体管NM7b、第八晶体管NM8b、第九晶体管NM9b和第十晶体管NM10b，第五晶体管NM5b的漏极接信号地，第五晶体管NM5b的源极连接至第六晶体管NM6b的漏极，第六晶体管NM6b的源极连接至第七晶体管NM7b的漏极、第八晶体管NM8b的源极、第九晶体管NM9b的源极以及第十晶体管NM10b的源极，第七晶体管NM7b的源极与第八晶体管NM8b的漏极连接，第八晶体管NM8b的栅极与第九晶体管NM9b的栅极连接，第九晶体管NM9b的源本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种高频率分辨率的数控振荡器电路，其特征在于，包括分段式电流舵DAC和流控环形振荡器；所述分段式电流舵DAC包括粗调谐电路、中调谐电路、精调谐电路、运算放大器、第一晶体管、第二晶体管以及低通滤波器；所述粗调谐电路、中调谐电路和精调谐电路均接地，所述粗调谐电路和中调谐电路的输出端串联并分别连接至运算放大器的正输入端和第一晶体管的的漏极，所述运算放大器的输出端和第一晶体管的栅极分别连接至低通滤波器的一端，所述低通滤波器的另一端连接至第二晶体管的栅极，所述第二晶体管的漏极与精调谐电路的输出端连接作为分段式电流舵DAC的信号输出端，所述运算放大器的负输入端连接有参考电压，所述第一晶体管的源极和第二晶体管的源极分别连接有供电电压；所述流控环形振荡器包括分别与分段式电流舵DAC的信号输出端连接的第一延迟单元、第二延迟单元和第三延迟单元，且所述第一延迟单元、第二延迟单元和第三延迟单元之间依次首尾连接。2.根据权利要求1所述的一种高频率分辨率的数控振荡器电路，其特征在于，所述低通滤波器包括电阻与电容，所述电阻的一端连接至第一晶体管的栅极和运算放大器的输出端，所述电阻的另一端连接至电容的一端和第二晶体管的栅极，所述电容的另一端接信号地。3.根据权利要求1所述的一种...

【专利技术属性】
技术研发人员：吉新村，张宪伟，贾栋梁，李云云，夏晓娟，郭宇锋，
申请(专利权)人：南京邮电大学，
类型：发明
国别省市：