本文涉及使用主机总线适配器在自动化测试设备中提供协议灵活性。自动化测试设备(ATE)系统包括：通信地耦合到测试器处理器的系统控制器，其中系统控制器用于向测试器处理器发送指令，并且其中测试器处理器用于根据指令来生成命令和数据以协调对多个被测器件(DUT)的测试。系统还包括FPGA，该FPGA被编程以支持通信地耦合到测试器处理器的第一协议，该FPGA包括至少一个硬件加速器电路，它们用于透明地从测试器处理器内部生成命令和数据以测试多个DUT中的DUT。此外，系统包括具有协议转换器模块的总线适配器，该协议转换器模块用于先将从FPGA接收到的与第一协议相关联的信号转换为与第二协议相关联的信号，然后再向DUT发信号送，其中DUT使用第二协议进行通信。其中DUT使用第二协议进行通信。其中DUT使用第二协议进行通信。
【技术实现步骤摘要】
使用主机总线适配器在自动化测试设备中提供协议灵活性
[0001]相关申请的交叉引用
[0002]本申请是于2018年3月7日提交的标题为“A TEST ARCHITECTURE WITH A FPGA BASED TEST BOARD TO SIMULATE A DUT OR END
‑
POINT(具有用于仿真DUT或端点的基于FPGA的测试板的测试架构)”、专利技术人为Duane Champoux和Mei
‑
Mei Su、代理人案卷号为ATST
‑
JP0090.P1的美国专利申请号15/914,553的部分继续申请，而该美国专利申请又是于2013年2月21日提交的标题为“A TEST ARCHITECTURE HAVING MULTIPLE FPGA BASED HARDWARE ACCELERATOR BLOCKS FOR TESTING MULTIPLE DUTS INDEPENDENTLY(具有用于独立测试多个DUT的多个基于FPGA的硬件加速器块的测试架构)”、专利技术人为Gerald Chan、Eric Kushnick、Mei
‑
Mei Su和Andrew Niemic、代理人案卷号为ATST
‑
JP009的美国专利申请号13/773,569的部分继续申请0。这两个申请的全部内容通过引用并入本文以用于所有目的。
[0003]本申请还要求享有于2020年3月12日提交的标题为“USE OF HOST BUS ADAPTER TO PROVIDE PROTOCOL FLEXIBILITY USED IN COMBINATION WITH FPGA WITH FULL ACCELERATION FOR TESTING(使用与具有用于测试的全加速的FPGA结合使用的主机总线适配器提供协议灵活性)”，其案卷号为ATSY
‑
0090
‑
00.00US的美国临时申请62/988,612的优先权。将上面所列的每一项申请的全部内容通过引用并入本文以用于所有目的，就像它们的全部内容完全地在本文记载一样。
[0004]本公开总体上涉及电子设备测试系统的领域，并且更具体地，涉及用于测试被测器件(DUT)的电子设备测试设备的领域。
技术介绍
[0005]自动化测试设备(ATE)可以是对半导体器件或电子组装件执行测试的任何测试组装件。ATE组装件可用于执行快速进行测量并生成然后可被分析的测试结果的自动化测试。ATE组装件可以是从与仪表耦合的计算机系统到复杂的自动化测试组装件的任何设备，该复杂的自动化测试组装件可以包括定制的专用计算机控制系统和能够自动地测试电子部件和/或进行半导体晶圆测试(例如，片上系统(SOC)测试或集成电路测试)的许多不同测试仪器。ATE系统既减少了为确保设备功能如设计那样运行而花费在测试设备上的时间量，又充当一种诊断工具，用以在给定设备到达消费者之前确定该设备内的故障组件的存在。
[0006]图1是用于一种类型的用于测试某些典型DUT(例如，诸如DRAM之类的半导体存储器设备)的常规自动化测试设备(ATE)主体100示意性框图。ATE包括具有硬件总线适配器插槽110A
‑
110N的ATE主体100。专用于特定通信协议(例如，PCIe、USB、SATA、SAS等)的硬件总线适配器卡110A
‑
110N连接到设置在ATE主体上的硬件总线适配器插槽并且通过专用于相应协议的电缆与DUT的接口连接。ATE主体100还包括测试器处理器101以及相关联的存储器108，该测试器处理器101用于控制内置在ATE主体100中的硬件组件并生成通过硬件总线适
配器卡与被测DUT进行通信所需的命令和数据。测试器处理器101通过系统总线130与硬件总线适配器卡进行通信。可以将测试器处理器编程以包括某些功能块，这些功能块包括图案生成器102和比较器106。替代地，图案生成器102和比较器106可以是安装在插入到ATE主体100中的扩展卡或适配器卡上的硬件组件。
[0007]ATE主体100通过插入到ATE主体100的硬件总线适配器插槽中的硬件总线适配器来测试连接到ATE主体100的DUT 112A
‑
112N的电气功能。因此，测试器处理器101被编程以使用硬件总线适配器特有的协议来将需要运行的测试程序传送到DUT。同时，内置在ATE主体100中的其他硬件组件根据在测试器处理器101中操作的测试程序在彼此之间传送信号以及与DUT传送信号。
[0008]由测试器处理器101运行的测试程序可以包括涉及下述步骤的功能测试：将由图案生成器102创建的输入信号写入到DUT、从DUT中读出被写入的信号、并且使用比较器106将输出与期望的图案进行比较。如果输出与输入不匹配，则测试器处理器101会将DUT标识为有缺陷的。例如，如果DUT是诸如DRAM之类的存储器设备，则测试程序会使用写入操作将由图案生成器102生成的数据写入到DUT、使用读取操作从DRAM读取数据、并且使用比较器106将期望的位图案与读取的图案进行比较。
[0009]在常规系统中，测试器处理器101需要包含功能逻辑块(例如，图案生成器102和比较器106)以生成在测试DUT中使用的命令和测试图案，这些功能逻辑块以软件直接编程在处理器上。然而，在一些情况下，诸如比较器106之类的某些功能块可以在现场可编程门阵列(FPGA)上实现，FPGA是可以根据用户的需求对逻辑电路进行编程的专用集成电路(ASIC)型半导体器件。
[0010]常规系统中使用的FPGA可以是转发命令和测试图案的传递设备，其中，依靠测试器处理器101把命令和测试图案发送到FPGA，FPGA又把这些命令和测试图案转发到DUT。因为测试器处理器而不是FPGA负责生成命令和测试图案，所以可以使用给定ATE主体测试的DUT的数量和类型受到测试器处理器的处理能力和编程的限制。在测试器处理器生成所有命令和测试图案的情况下，将测试器处理器连接到各种硬件组件(包括任何FPGA器件和硬件总线适配器插槽)的系统总线130上的带宽限制也对可以同时测试的DUT的数量设置了上限。
[0011]此外，在常规系统中，用于与DUT进行通信的通信协议是固定的，这是因为插入到ATE主体100中的硬件总线适配器卡是被设计为仅以一种协议进行通信并且无法被重新编程为以不同的协议进行通信的单用途设备。例如，被配置为测试PCIe设备的ATE主体将具有仅支持PCIe协议的插入到该主体中的硬件总线适配器卡。为了测试支持不同协议(例如，SATA)的DUT，用户通常需要用支持SATA协议的总线适配器卡来替换PCIe硬件总线适配器卡。除非用支持其他协议的卡来物理地替代PCIe硬件总线适配器卡，否则这样的系统只能对支持PCIe协议的DUT进行测试。
[0012]在不同类型的常规ATE中，FPGA不仅是如上所述的传递设备。代替使用硬件总线适配器卡来实现与DU本文档来自技高网...
【技术保护点】
【技术特征摘要】
1.一种自动化测试设备(ATE)系统，包括：系统控制器，所述系统控制器通信地耦合到测试器处理器，其中，所述系统控制器能操作来向所述测试器处理器发送指令，并且其中，所述测试器处理器能操作来根据所述指令来生成命令和数据以协调对多个被测器件(DUT)的测试；FPGA，所述FPGA通信地耦合到所述测试器处理器，其中，所述FPGA包括硬件加速器电路，所述硬件加速器电路能操作来透明地从所述测试器处理器内部生成命令和数据以测试所述多个DUT中的DUT；以及总线适配器，所述总线适配器包括协议转换器模块，所述协议转换器模块能操作来先将从所述FPGA接收到的与第一协议相关联的信号转换为与第二协议相关联的信号，然后再向所述DUT发送所述信号，其中，所述DUT使用所述第二协议进行通信。2.根据权利要求1所述的系统，还包括与所述FPGA相关联的存储器设备，其中，所述存储器设备存储要写入到所述DUT的测试图案数据。3.根据权利要求1所述的系统，其中，与所述第一协议相关联的信号包括由所述测试器处理器或所述FPGA根据与所述硬件加速器电路相关联的所选加速模式生成的命令和数据。4.根据权利要求1所述的系统，其中，所述第一协议是PCIe协议，并且所述第二协议是SAS协议。5.根据权利要求1所述的系统，其中，所述总线适配器被实现在电路板上，所述电路板布置在包括所述FPGA的站点模块板与包括所述DUT的设备接口板之间。6.根据权利要求1所述的系统，其中，所述FPGA包括片上IP核心，所述片上IP核心用于生成与所述第一协议相关联的信号，并且其中，所述第二协议是第三方专有协议。7.根据权利要求1所述的系统，其中，所述测试器处理器被配置为在多个功能模式中的一个功能模式下进行操作，所述多个功能模式被配置为在所述测试器处理器与所述FPGA之间分配用于生成命令和数据的功能。8.根据权利要求1所述的系统，其中，所述协议转换器模块被配置为与所述硬件加速器电路接口连接，并且以所述硬件加速器电路生成与所述第一协议相关联的信号的速度来接收与所述第一协议相关联的信号。9.一种自动化测试设备(ATE)装置，包括：测试器处理器，所述测试器处理器能操作来生成命令和数据以协调对多个被测器件(DUT)的测试；FPGA，所述FPGA通信地耦合到所述测试器处理器，其中，所述FPGA包括硬件加速器电路，所述硬件加速器电路能操作来透明地从所述测试器处理器内部生成命令和数据以测试所述多个DUT中的DUT，并且其中，所述FPGA包括IP核心，所述IP核心能操作来生成用于使用第一协议把命令和数据从所述FPGA发送到所述DUT的信号；以及总线适配器，所述总线适配器包括协议转换器模块，所述协议转换器模块能操作来先将从所述FPGA接收到的与所述第一协议相关联的信号转换为与第二协议相关...
【专利技术属性】
技术研发人员：梅梅，
申请(专利权)人：爱德万测试公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。