电子电路及半导体装置制造方法及图纸

一实施方式提供一种能够使用电源电压适当地执行升压动作的电子电路、以及搭载该电子电路的半导体装置。根据一实施方式，在电荷泵电路中，第一电容元件的一端连接到第一节点，另一端连接到第二节点。第一反相器具有被供给时钟信号的输入节点及能够经由第一线连接到第二节点的输出节点。第一电压检测电路具有电连接到第一线的输入节点。第三晶体管的源极连接到第三节点，漏极连接到第二节点。第二反相器具有配置在第一电压检测电路一侧的输入节点及能够经由第二线连接到第四节点的输出节点。第二电容元件的一端连接到第四节点，另一端连接到第三节点。端连接到第三节点。端连接到第三节点。

【技术实现步骤摘要】
电子电路及半导体装置
[0001][相关申请案][0002]本申请案享有以日本专利申请案2020
‑
44333号(申请日：2020年3月13日)为基础申请案的优先权。本申请案通过参照该基础申请案而包含基本申请案的全部内容。


[0003]本实施方式涉及一种电子电路及搭载该电子电路的半导体装置，特别是半导体存储装置。

技术介绍

[0004]例如，在半导体装置、特别是半导体存储装置中，有时利用电荷泵电路使用电源电压执行升压动作，以产生高于电源电压的电压。因此，期望一种能够使用电源电压适当地执行升压动作的电子电路。

技术实现思路

[0005]一实施方式提供一种能够使用电源电压适当地执行升压动作的电子电路，以及搭载该电子电路的半导体装置，特别是半导体存储装置。
[0006]根据一实施方式，提供一种具有电荷泵电路的电子电路。电荷泵电路具有第一晶体管、第二晶体管、第一电容元件、第一反相器、第一电压检测电路、第三晶体管、第二反相器及第二电容元件。第一晶体管的漏极连接到输入节点，源极连接到第一节点。第二晶体管的漏极连接到第一节点，源极连接到输出节点。第一电容元件的一端连接到第一节点，另一端连接到第二节点。第一反相器具有被供给时钟信号的输入节点、及能够经由第一线连接到第二节点的输出节点。第一电压检测电路具有电连接到第一线的输入节点。第三晶体管的源极连接到第三节点，漏极连接到第二节点。第二反相器具有电连接到第一电压检测电路的输入节点、及能够经由第二线连接到第四节点的输出节点。第二电容元件的一端连接到第四节点，另一端连接到第三节点。
附图说明
[0007]图1是示出搭载实施方式的电子电路的半导体装置(半导体存储装置)的构成的图。
[0008]图2是示出实施方式中的存储单元阵列的构成的图。
[0009]图3是示出实施方式中的存储单元阵列的构成的电路图。
[0010]图4是示出实施方式中的电荷泵电路的构成的电路图。
[0011]图5是示出实施方式中的电荷泵电路的动作(输出电压低时)的波形图。
[0012]图6(a)～(c)是示出实施方式中的电荷泵电路的动作的图。
[0013]图7是示出实施方式中的电荷泵电路的动作(输出电压中等程度时)的波形图。
[0014]图8是示出实施方式中的电荷泵电路的动作(输出电压高时)的波形图。
[0015]图9是示出实施方式的第一变化例中的电荷泵电路的构成的电路图。
[0016]图10是示出实施方式的第二变化例中的电荷泵电路的构成的电路图。
[0017]图11是示出实施方式的第三变化例中的电荷泵电路的构成的电路图。
[0018]图12(a)～(d)是示出实施方式及其第一至第三变化例中的电荷泵电路的特性的图。
[0019]图13是示出实施方式的第四变化例中的电荷泵电路的构成的电路图。
具体实施方式
[0020]以下，参考附图详细地说明实施方式的电子电路及搭载该电子电路的半导体装置(半导体存储装置)。另外，本专利技术不受该实施方式限定。
[0021](实施方式)
[0022]搭载实施方式的电子电路的半导体装置包含电荷泵电路，有时利用电荷泵电路使用电源电压执行升压动作，以产生高于电源电压的电压。半导体装置可以是具有存储单元阵列的半导体存储装置。例如，在半导体存储装置中，有时为了以高于电源电压的电压控制存储单元阵列，而利用电荷泵电路使用电源电压执行升压动作。
[0023]作为搭载实施方式的电子电路的半导体装置的半导体存储装置100例如为NAND(Not
‑
And，与非)型闪存等非易失性存储器，可如图1所示那样构成。
[0024]半导体存储装置100具有存储单元阵列130及外围电路150。
[0025]外围电路150具有I/O(Input/Output，输入/输出)控制部110、逻辑控制部111、控制部112、电压产生电路113、命令寄存器114、地址寄存器115、状态寄存器116、列地址缓冲器117、列解码器118、数据寄存器119、感测放大器120、行地址缓冲器121、行解码器122、电源电路141及时钟产生电路142。
[0026]逻辑控制部111经由各种控制信号的输入引脚(CE、ALE等)受理各种控制信号的输入。I/O控制部110基于逻辑控制部111所受理的控制信号，来执行作为I/O信号的存储目的地的寄存器的分配。此外，逻辑控制部111将受理的控制信号传输到控制部112。作为逻辑控制部111的输入引脚而示出的CE表示半导体存储装置100的芯片使能引脚。
[0027]控制部112包含基于经由逻辑控制部111接收到的各种控制信号进行状态(state)变迁的状态变迁电路(状态机)，控制整个半导体存储装置100的动作。
[0028]I/O控制部110是用于经由I/O信号引脚I/O0
‑
I/O7、选通引脚DQS及/DQS，与控制器20之间收发I/O信号及选通信号的缓冲电路。由I/O控制部110经由I/O信号引脚I/O0
‑
I/O7撷取为I/O信号的命令、地址及数据(写入数据)分别被分配并存储到地址寄存器115、命令寄存器114及数据寄存器119。
[0029]电源电路141经由电源引脚从控制器20接收例如电源电压Vcc、Vccq及Vss，并将这些电压供给到半导体存储装置100中的各部。电源电压Vccq例如为用于I/O控制部110的动作的电源电压。电源电压Vss例如为接地电压。
[0030]控制部112向电压产生电路113指示应该产生的电压值及电力供给时点。控制部112包含时钟产生电路142。时钟产生电路142将时钟信号CLK供给到例如电荷泵电路1。此外，控制部112将就绪忙碌信号R/B发送给控制器20。
[0031]电压产生电路113按照控制部112的控制产生电压。电压产生电路113具有电荷泵
电路1。电荷泵电路1例如从电源电路141接收电源电压Vcc，并从时钟产生电路142接收时钟信号CLK。当想要产生高于电源电压Vcc的电压时，电压产生电路113利用电荷泵电路1执行升压动作。电压产生电路113使用通过电荷泵电路1的升压动作所产生的电压来产生指定电压。电压产生电路113将产生的电压供给到存储单元阵列130、行解码器122及感测放大器120。
[0032]例如，电压产生电路113在读取动作期间向行解码器122供给5V～10V左右的电压，在写入动作期间向行解码器122供给15V～25V左右的电压。即，电荷泵电路1用于产生不同种类(大小不同)的输出电压。
[0033]状态寄存器116中存储表示对存储单元阵列130的写入是否成功的状态信息、表示对存储单元阵列130的抹除是否成功的状态信息等。这些状态信息是作为响应信号由I/O控制部110发送到控制器20。
[0034]存储单元阵列130是由多个存储单元排列而构成，存储来自主机本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种电子电路，具备电荷泵电路，所述电荷泵电路具有：第一晶体管，漏极连接到输入节点，源极连接到第一节点；第二晶体管，漏极连接到所述第一节点，源极连接到输出节点；第一电容元件，一端连接到所述第一节点，另一端连接到第二节点；第一反相器，具有被供给时钟信号的输入节点、及能够经由第一线连接到所述第二节点的输出节点；第一电压检测电路，具有电连接到所述第一线的输入节点；第三晶体管，源极连接到第三节点，漏极连接到所述第二节点；第二反相器，具有电连接到所述第一电压检测电路的输入节点、及能够经由第二线连接到第四节点的输出节点；以及第二电容元件，一端连接到所述第四节点，另一端连接到所述第三节点。2.根据权利要求1所述的电子电路，其中所述电荷泵电路还具有第一或门，所述第一或门具有：与所述第一电压检测电路的输出节点电连接的第一输入节点、被供给时钟信号的第二输入节点及与所述第二反相器的输入节点连接的输出节点。3.根据权利要求1所述的电子电路，其中所述电荷泵电路还具有：第二电压检测电路，具有与所述第二线电连接的输入节点；第四晶体管，源极连接到第五节点，漏极连接到所述第四节点；第三反相器，具有配置在所述第二电压检测电路一侧的输入节点、及能够与第六节点连接的输出节点；以及第三电容元件，一端连接到第六节点，另一端连接到第五节点。4.根据权利要求2所述的电子电路，其中所述电荷泵电路还具有：第二电压检测电路，具有与所述第二线电连接的输入节点；第四晶体管，源极连接到第五节...

【专利技术属性】
技术研发人员：藤本巧，
申请(专利权)人：铠侠股份有限公司，
类型：发明
国别省市：