半导体器件及其制造方法技术

公开了一种半导体器件及其制造方法，半导体器件包括：衬底，衬底中设置有实现器件功能的元胞器件结构；位于衬底上方的第一介质层，第一介质层中设置有第一类接触孔和第二类接触孔，第一类接触孔和第二类接触孔贯穿第一介质层；位于第一介质层上方的元胞区金属电极和终端区金属电极，元胞区金属电极填充第一类接触孔，终端区金属电极填充第二类接触孔；位于所述第一介质层上方的第二介质层，第二介质层填充元胞区金属电极和终端区金属电极间的间隙；位于第二介质层上方的钝化层，钝化层暴露出部分元胞区金属电极和部分第一介质层，部分钝化层或第二介质层位于终端区金属电极的外围。本发明专利技术实施例的半导体器件提高了半导体器件的可靠性。件的可靠性。件的可靠性。

【技术实现步骤摘要】
半导体器件及其制造方法


[0001]本专利技术涉及半导体制造
，特别涉及一种半导体器件及其制造方法。

技术介绍

[0002]半导体器件通常包括在衬底上方依次层叠的介质层、金属层和钝化层。半导体器件在制造过程中，需要刻蚀金属层和钝化层。由于工艺需求，金属层和钝化层均需要被过刻蚀。金属层被过刻蚀的过程中，金属层被刻蚀区域下方的介质层被刻蚀。钝化层被过刻蚀的过程中，划片道区域的介质层被刻蚀。被刻蚀的介质层的厚度减薄，外界气氛中的金属离子、水汽、化学物质等杂质易侵入介质层中并透过厚度减薄的介质层影响衬底中元胞器件结构的电场分布，降低了半导体器件的可靠性。

技术实现思路

[0003]鉴于上述问题，本专利技术的目的在于提供一种半导体器件及其制造方法，提高了衬底中元胞器件结构的电场分布的稳定性，提高了半导体器件的可靠性。
[0004]根据本专利技术实施例的第一方面，提供一种半导体器件，包括：
[0005]衬底，所述衬底中设置有实现器件功能的元胞器件结构；
[0006]位于所述衬底上方的第一介质层，所述第一介质层中本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体器件，包括：衬底，所述衬底中设置有实现器件功能的元胞器件结构；位于所述衬底上方的第一介质层，所述第一介质层中设置有第一类接触孔和第二类接触孔，所述第一类接触孔和第二类接触孔贯穿所述第一介质层；位于所述第一介质层上方的元胞区金属电极和终端区金属电极，所述元胞区金属电极填充所述第一类接触孔，所述终端区金属电极填充所述第二类接触孔；位于所述第一介质层上方的第二介质层，所述第二介质层填充所述元胞区金属电极和所述终端区金属电极间的间隙；位于所述第二介质层上方的钝化层，所述钝化层暴露出部分所述元胞区金属电极和部分所述第一介质层，部分所述钝化层位于所述终端区金属电极的外围。2.根据权利要求1所述的半导体器件，其中，所述半导体器件还包括：阻挡层，所述阻挡层位于所述第一介质层上方，所述阻挡层覆盖所述第一介质层，所述第一类接触孔和第二类接触孔贯穿所述阻挡层，所述钝化层暴露出部分所述阻挡层。3.根据权利要求1所述的半导体器件，其中，部分所述第二介质层位于所述终端区金属电极的外围，所述钝化层包括第一钝化层和第二钝化层，所述第一钝化层位于所述第二钝化层下方，所述第二介质层、所述第一钝化层和所述第二钝化层的侧壁齐平。4.根据权利要求1所述的半导体器件，其中，部分所述钝化层位于所述终端区金属电极的外围，所述钝化层包括第一钝化层和第二钝化层，所述第一钝化层位于所述第二钝化层下方，所述第一钝化层和所述第二钝化层的侧壁齐平。5.根据权利要求1所述的半导体器件，其中，部分所述钝化层位于所述终端区金属电极的外围，所述钝化层包括第一钝化层和第二钝化层，所述第一钝化层位于所述第二钝化层下方，所述第二钝化层覆盖所述第一钝化层的侧壁。6.根据权利要求4或5所述的半导体器件，其中，所述第一钝化层的材料包括二氧化硅、氮化硅和氮氧化硅中一种材料或多种材料的组合。7.根据权利要求4或5所述的半导体器件，其中，所述第一钝化层的厚度包括至8.根据权利要求4或5所述的半导体器件，其中，所述第二钝化层的材料包括聚酰亚胺。9.根据权利要求4或5所述的半导体器件，其中，所述第二钝化层的厚度包括2至15um。10.根据权利要求3所述的半导体器件，其中，所述第一钝化层的材料包括不掺杂的二氧化硅，所述第一钝化层的厚度包括至11.根据权利要求3所述的半导体器件，其中，所述第二钝化层的材料包括氮化硅或氮氧化硅，所述第二钝化层的厚度包括至12.根据权利要求1所述的半导体器件，其中，所述第二介质层、所述元胞区金属电极和所述终端区金属电极的表面齐平。13.根据权利要求2所述的半导体器件，其中，所述阻挡层的材料包括氮化硅和氮氧化硅中一种材料或多种材料组合。14.根据权利要求2所述的半导体器件，其中，所述阻挡层的材料包括Ti、TiN、W、Al、Cu、Pt和Co中一种材料或多种材料的组合。
15.根据权利要求2所述的半导体器件，其中，所述阻挡层的厚度包括至16.根据权利要求2所述的半导体器件，其中，金属层与所述阻挡层的刻蚀选择比高于所述金属层与所述第一介质层的刻蚀选择比，所述钝化层与所述阻挡层的刻蚀选择比高于所述钝化层与所述第一介质层的刻蚀选择比。17.根据权利要求3至5中任一项所述的半导体器件，其中，所述半导体器件包括划片道区域，所述终端区金属电极的侧壁与所述划片道区域的侧壁之间的距离大于等于30um；所述终端区金属电极的侧壁与所述第一钝化层的侧壁之间的距离大于等于5um。18.根据权利要求5所述的半导体器件，其中，所述第二钝化层的侧壁与所述第一钝化层的侧壁之间的距离大于等于5um。19.根据权利要求1所述的半导体器件，其中，所述第二介质层的材料包括二氧化硅或掺杂杂质离子的二氧化硅。20.根据权利要求1所述的半导体器件，其中，所述元胞器件结构包括：P型或N型掺杂、电容、电阻、金属氧化物半导体场效应晶体管、绝缘栅双极型晶体管、集成电路、闪存、互补金属氧化物半导体、双极型
‑
互补金属氧化半导体
‑
双扩散金属氧化半导体、微机电系统和肖特基器件。21.一种半导体器件的制造方法，包括：在衬底中形成实现器件功能的元胞器件结构；在所述衬底上方形成第一介质层，在所述第一介质层中形成第一类接触孔和第二类接触孔，所述第一类接触孔和第二类接触孔贯穿所述第一介质层；在所述第一介质层上方形成元胞区金属电极和终端区金属电极，所述元胞区金属电极填充所述第一类接触孔，所述终端区金属电极填充所述第二类接触孔；在所述第一介质层上方形成第二介质层，所述第二介质层填充所述元胞区金属电极和所述终端区金属电极间的间隙；在所述第二介质层上方形成钝化层，所述钝化层暴露出部分所述元胞区金属电极和部分所述第一介质层，部分所述钝化层位于所述终端区金属电极的外围。22.根据权利要求21所述的制造方法，其中，在所述衬底上方形成第一介质层后，所述制造...

【专利技术属性】
技术研发人员：陈宇，杨彦涛，李文博，蒋利云，朱新建，
申请(专利权)人：厦门士兰集科微电子有限公司，
类型：发明
国别省市：