具有电隔离的电路组件制造技术

根据本公开的各实施例涉及具有电隔离的电路组件。根据一个实施例，该电路组件具有以下各项：初级线圈和次级线圈，该初级线圈和该次级线圈电感性地耦合但是彼此电隔离；第一分压器，连接在次级线圈的第一端子和第二端子之间并且具有与接地节点连接的中心抽头；第二分压器，连接在次级线圈的第一端子和第二端子之间；以及有源电路，该有源电路与次级线圈的第一端子和第二端子、第二分压器的中心抽头、以及接地节点连接。有源电路被设计为：根据第二分压器的中心抽头处的电压，在次级线圈的第一端子与接地节点之间、以及在次级线圈的第二端子与接地节点之间提供电流路径。子与接地节点之间提供电流路径。子与接地节点之间提供电流路径。

【技术实现步骤摘要】
具有电隔离的电路组件


[0001]本说明书涉及具有用于电子电路的电隔离的集成无芯变压器的集成电路领域。

技术介绍

[0002]在许多应用中都需要电隔离(也称为电气隔离)。一个示例是具有集成驱动器电子装置的半导体开关(例如，用于逆变器的IGBT)，该集成驱动器电子装置包含一个或多个集成的无芯变压器(Coreless Transformers)，以将半导体开关与包含在驱动器电子装置中的控制逻辑电隔离。在此，控制信号通过无芯变压器从控制逻辑被传输到驱动器电路。驱动器电路根据所接收的控制信号来接通和断开半导体开关。通过集成无芯变压器的信号传输是本身已知的，并且使用集成无芯变压器进行电隔离的产品可以商购获得。
[0003]可以与此类产品的性能相关的参数是所谓的CTMI值(CTMI＝共模瞬态抗扰度(Common Mode Transient Immunity))。CTMI值表示两个电隔离电路之间的共模电压的最大容许变化率(例如，伏每纳秒)。例如，可以在两个电隔离的电路的接地节点之间观察该共模电压。
[0004]随着碳化硅器件的引入，例如在逆变器应用中，开关频率已经变得较高，因此就CTMI而言对驱动器电子装置的要求也随之提高。用于实现高CTMI值的已知方法是使用具有完全差分信号传输的无芯变压器。由于无芯变压器集成在半导体芯片的金属化层中，因此无法轻易地制造具有中心抽头的耦合线圈(这样的耦合线圈是差分运行所必需的)。在实践中，通过将两个串联连接的子线圈彼此相邻地布置在金属化层中来制造具有中心抽头的线圈。结果是，无芯变压器需要四个子线圈，两个串联线圈在无芯变压器的初级侧以及两个对应的串联线圈在无芯变压器的次级侧。这种方法可以实现高的CTMI，然而会导致很高的芯片面积消耗，因为差分传输所需的线圈数量是利用非差分(“单端”)传输的“普通”无芯变压器的两倍。
[0005]鉴于以上说明，可以看出本专利技术的目的在于，提供一种具有无芯变压器的电路组件，该电路组件具有相对较高的CTMI值，并且同时需要相对较小的芯片面积。

技术实现思路

[0006]上述目的通过根据本专利技术的电路组件和根据本专利技术的方法来实现。各种实施方式和改进方案是从属权利要求的主题。
[0007]在下文中说明具有电隔离的电路组件。根据一个实施例，该电路组件具有以下各项：初级线圈和次级线圈，该初级线圈和该次级线圈电感性地耦合但是彼此电隔离；第一分压器，连接在次级线圈的第一端子和第二端子之间并且具有与接地节点连接的中心抽头；第二分压器，连接在次级线圈的第一端子和第二端子之间；以及有源电路，该有源电路与次级线圈的第一端子和第二端子、第二分压器的中心抽头、以及接地节点连接。有源电路被设计为：根据第二分压器的中心抽头处的电压，在次级线圈的第一端子与接地节点之间、以及在次级线圈的第二端子与接地节点之间提供电流路径。
[0008]此外，还说明了一种用于通过具有初级线圈和次级线圈的无芯变压器来传输差分信号的方法，其中在次级线圈的第一端子和第二端子之间连接有分压器，并且分压器的中心抽头与接地节点连接。根据一个实施例，该方法包括：产生控制电压，该控制电压取决于次级线圈的第一端子和第二端子处的共模电压；以及通过利用控制电压驱控第一晶体管来激活在次级线圈的第一端子和接地节点之间的电流路径，其中第一晶体管的负载电流路径将次级线圈的第一端子与接地节点耦连。此外，该方法还包括：通过利用控制电压驱控第二晶体管来激活在次级线圈的第二端子和接地节点之间的电流路径，其中第二晶体管的负载电流路径将次级线圈的第二端子与接地节点耦连。
附图说明
[0009]在下文中将参考附图更详细地解释实施例。这些图示不一定按比例绘制，并且实施例并不仅限于所示的方面。相反，重点在于说明这些实施例所基于的原理。其中：
[0010]图1示出了具有适合于差分信号传输的无芯变压器的电路组件的示例。无芯变压器的初级线圈和次级线圈分别是两个串联的子线圈。
[0011]图2示出了具有无芯变压器的电路组件的示例，该无芯变压器由两个没有中心抽头的耦合线圈构成。次级线圈与具有中心抽头的分压器连接。
[0012]图3示出了具有无芯变压器的电路组件的另一示例，该无芯变压器由没有中心抽头的两个耦合线圈构成。次级线圈与有源电路耦连，该有源电路将不期望的位移电流(displacement currents)导出。
[0013]图4示出了另一示例，该示例是图3中的示例的修改。
[0014]图5示出了图4中的示例的备选实施方式。
[0015]图6示出了图4中的示例的另一备选方案。
[0016]图7是用于示出可以由图3中的有源电路实现的方法的一个示例的流程图。
具体实施方式
[0017]图1示出了具有适合于差分信号传输的无芯变压器的电路组件的示例。无芯变压器的初级线圈和次级线圈分别是两个串联的子线圈L
P1
和L
P2
(初级侧)以及L
S1
和L
S2
(次级侧)。位于两个子线圈L
P1
和L
P2
之间的电路节点与第一接地节点GND1连接，并且位于两个子线圈L
S1
和L
S2
之间的电路节点与第二接地节点GND2连接。第一接地节点GND1与第二接地节点GND2电隔离，即，所对应的接地电位可以相对于彼此移动。在第一接地节点GND1和第二接地节点GND2之间的电压是上文提到的共模电压，该共模电压可以根据应用而相对快速地变化(例如，几百伏每纳秒)。
[0018]发送器电路11与初级线圈(子线圈L
P1
和L
P2
)耦连，接收器电路21与次级线圈(子线圈L
S1
和L
S2
)耦连。发送器电路11被设计为通过由初级线圈和次级线圈形成的无芯变压器来传输信号，并且接收器电路21被设计为接收所传输的信号。发送器电路11在第一电压域中工作，该第一电压域具有接地节点GND1处的接地电位，并且接收器电路21在第二电压域中工作，该第二电压域具有接地节点GND2处的接地电位。在所示的示例中，发送器电路11和无芯变压器集成在第一半导体芯片1中，而接收器电路21集成在第二半导体芯片2中。第二半导体芯片2例如借助于键合线与无芯变压器的次级线圈连接。初级线圈的和次级线圈的、与
相应接地节点连接的中心抽头允许电路组件的对称结构和通过无芯变压器进行的完全差分信号传输。两个半导体芯片1、2可以被容纳在相同的芯片壳体中。
[0019]如上文所述，图1中的电路组件的对称设计会导致高的芯片面积消耗。图2中的示例是具有无芯变压器的电路组件，该无芯变压器由两个没有中心抽头的耦合线圈(初级线圈L
P
和次级线圈L
S
)构成。如先前的示例一样，无芯变压器将集成在不同半导体芯片中的发送器电路11和接收器电路21耦连。在此方面可以参考上述说明。通过将具有两个相同的电阻R<本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种电路组件，具有以下各项：初级线圈(L
P
)和次级线圈(L
S
)，所述初级线圈和所述次级线圈电感性地耦合但是彼此电隔离；第一分压器(R
SYM
)，连接在所述次级线圈(L
S
)的第一端子和第二端子之间，并且具有与接地节点(GND2)连接的中心抽头；第二分压器(R1)，连接在所述次级线圈(L
S
)的所述第一端子和所述第二端子之间；有源电路，与所述次级线圈(L
S
)的所述第一端子和所述第二端子、所述第二分压器(R1)的中心抽头、以及所述接地节点(GND2)连接，其中所述有源电路被设计为：根据所述第二分压器(R1)的中心抽头处的电压，在所述次级线圈(L
S
)的所述第一端子与所述接地节点(GND2)之间、以及在所述次级线圈(L
S
)的所述第二端子与所述接地节点(GND2)之间提供电流路径。2.根据权利要求1所述的电路组件，其中所述第一分压器(R
SYM
)关于所述第一分压器的中心抽头对称地构造。3.根据权利要求1或2所述的电路组件，其中所述第二分压器(R
SYM
)关于所述第二分压器的中心抽头对称地构造。4.根据权利要求1至3中任一项所述的电路组件，其中所述有源电路具有：第一晶体管(T
N1
)，具有连接所述次级线圈(L
S
)的所述第一端子和所述接地节点(GND2)的负载电流路径，第二晶体管(T
N2
)，具有连接所述次级线圈(L
S
)的所述第二端子和所述接地节点(GND2)的负载电流路径，其中所述第一晶体管(T
N1
)的控制电极和所述第二晶体管(T
N2
)的控制电极与所述第二分压器(R1)的中心抽头耦连。5.根据权利要求4所述的电路组件，其中所述第一晶体管(T
N1
)和所述第二晶体管(T
N2
)具有相同的特性。6.根据权利要求4或5所述的电路组件，其中所述有源电路还具有：第三晶体管(T
P1
)，具有连接所述次级线圈(L
S
)的所述第一端子和所述接地节点(GND2)的负载电流路径，第四晶体管(T
P2
)，具有连接所述次级线圈(L
S
)的所述第二端子和所述接地节点(GND2)的负载电流路径，其中所述第三晶体管(T
P1
)的控制电极和所述第四晶体管(T
P2
)的控制电极与所述第二分压器(R1)的中心抽头耦连。7.根据权利要求6所述的电路组件，其中所述第三晶体管(T
P1
)和所述第四晶体管(T
P2
)具有相同的特性。8.根据权利要求6或7所述的电路组件，其中所述第一晶体管(T
N1
)和所述第二晶体管(T
N2
)分别是第一晶体管类型，并且所述第三晶体管(T
P1
)和所述第四晶体管(T
P2
)分别是与所述第一晶体管类型互补的第二晶体管类型。9.根据权利要求4至8中任一项所述的电路组件，其中所述第一晶体管(T
N1
)的负载电流路径、所述第二晶体管(T
N2
)的负载电流路径、所
述第三晶体管(T
P1
)的负载电流路径、以及所述第四晶体管(T
P2
)的负载电流路径分别与二极管串联连接。10.根据权利要求9所述的电路组件，其中所述二极管被实现为pn结或MOS二极管。11.根据权利要求4至...

【专利技术属性】
技术研发人员：M，
申请(专利权)人：英飞凌科技股份有限公司，
类型：发明
国别省市：