本发明专利技术公开了一种瞬时电压抑制装置，包括至少一个二极管串行、一电源箝位装置、至少一个第一旁路二极管与至少两个第二旁路二极管。二极管串行耦接于一电源端与一共同总线之间，并耦接于一输入输出埠。电源箝位装置耦接于电源端与共同总线之间。第一旁路二极管耦接于共同总线与一接地端之间。第二旁路二极管串联耦接，并耦接于共同总线与接地端之间。第二旁路二极管与第一旁路二极管以反向并联方式耦接。或者，第二旁路二极管与第一旁路二极管以至少一个双向静电放电装置来取代。一个双向静电放电装置来取代。一个双向静电放电装置来取代。
【技术实现步骤摘要】
瞬时电压抑制装置
[0001]本专利技术涉及一种抑制装置，且特别涉及一种瞬时电压抑制装置。
技术介绍
[0002]静电放电(ESD)损坏已成为以纳米级互补式金氧半(CMOS)工艺制造的CMOS集成电路(IC)产品的主要可靠性问题。静电放电保护装置通常设计为用于释放静电放电能量，因此可以防止集成电路芯片受到静电放电损坏。
[0003]在传统
中，瞬时电压抑制器经常用于静电放电保护。请参照图1，图1为现有技术的低电容瞬时电压抑制器的电路示意图。瞬时电压抑制器1包括一电源箝位装置10、多个第一二极管12与多个第二二极管14。为了降低瞬时电压抑制器所提供的电流释放路径上的等效电容，现有
经常设置一个或更多二极管在输入输出埠I/O1或I/O2及电源端PWR之间，同时亦设置一个或更多二极管在输入输出埠I/O1或I/O2及接地端GND之间，因此电流释放路径上的等效电容经由二极管串联所构成的寄生电容而降低。然而，随着瞬时电压抑制器的通道数量增加，设置在每一通道的额外二极管可造成瞬时电压抑制器所需的电路面积大量增加，进而显著地增加电路成本。
[0004]因此，本专利技术针对上述的困扰，提出一种瞬时电压抑制装置，以解决现有技术所产生的问题。
技术实现思路
[0005]本专利技术提供一种瞬时电压抑制装置，其在节省电路面积的前提下，弹性地调整与降低静电放电路径的寄生电容，并调整静电放电路径的持有(holding)电压。
[0006]在本专利技术的一实施例中，提供一种瞬时电压抑制装置，其包括至少一个二极管串行、一电源箝位装置、至少一个第一旁路二极管与至少两个第二旁路二极管。二极管串行耦接于一电源端与一共同总线之间，并耦接一输入输出(I/O)埠。电源箝位装置耦接于电源端与共同总线之间，第一旁路二极管耦接于共同总线与一接地端之间。第二旁路二极管彼此串联耦接，并耦接于共同总线与接地端之间，且第二旁路二极管与第一旁路二极管以反向并联方式耦接。
[0007]在本专利技术的一实施例中，第一旁路二极管的阳极耦接共同总线，第一旁路二极管的阴极耦接接地端，第二旁路二极管的阴极耦接共同总线，第二旁路二极管的阳极耦接接地端。
[0008]在本专利技术的一实施例中，二极管串行包括一第一二极管与一第二二极管。第一二极管的阳极耦接输入输出埠，其中第一二极管的阴极耦接电源端。第二二极管的阳极耦接共同总线，其中第二二极管的阴极耦接输入输出端口。
[0009]在本专利技术的一实施例中，至少一个二极管串行的数量为多个。
[0010]在本专利技术的一实施例中，至少一个第一旁路二极管的数量为多个，且多个第一旁路二极管串联耦接。
[0011]在本专利技术的一实施例中，第一旁路二极管的其中两个之间的节点耦接第二旁路二极管之间的节点。
[0012]在本专利技术的一实施例中，第一旁路二极管的阴极耦接共同总线，第一旁路二极管的阳极耦接接地端，第二旁路二极管的阳极耦接共同总线，第二旁路二极管的阴极耦接接地端。
[0013]在本专利技术的一实施例中，瞬时电压抑制装置包括至少一个二极管串行、一电源箝位装置与至少一个双向静电放电装置。二极管串行耦接于一电源端与一共同总线之间，并耦接一输入输出(I/O)埠。电源箝位装置耦接于电源端与共同总线之间，双向静电放电装置耦接于共同总线与一接地端之间。
[0014]在本专利技术的一实施例中，二极管串行包括一第一二极管与一第二二极管。第一二极管的阳极耦接输入输出埠，其中第一二极管的阴极耦接电源端。第二二极管的阳极耦接共同总线，其中第二二极管的阴极耦接输入输出端口。
[0015]在本专利技术的一实施例中，双向静电放电装置为金氧半场效晶体管、双载子接面晶体管或硅控整流器。
[0016]在本专利技术的一实施例中，至少一个二极管串行的数量为多个。
[0017]在本专利技术的一实施例中，至少一个双向静电放电装置的数量为多个，且多个双向静电放电装置串联耦接。
[0018]在本专利技术的一实施例中，二极管串行与电源箝位装置形成于一半导体基板中，半导体基板具有第一导电型，双向静电放电装置包括一第一掺杂井区、一第二掺杂井区、一第一重掺杂区、一第二重掺杂区、一第三重掺杂区与一第四重掺杂区。第一掺杂井区具有第二导电型，第二导电型与第一导电型相对，第一掺杂井区设于半导体基板中。第二掺杂井区具有第二导电型，第二掺杂井区设于半导体基板中。第一重掺杂区具有第二导电型，第一重掺杂区设于第一掺杂井区中，并耦接共同总线。第二重掺杂区具有第一导电型，第二重掺杂区设于第一掺杂井区中，并耦接共同总线。第三重掺杂区具有第二导电型，第三重掺杂区设于第二掺杂井区中，并耦接接地端。第四重掺杂区具有第一导电型，第四重掺杂区设于第二掺杂井区中，并耦接接地端。
[0019]在本专利技术的一实施例中，第一导电型为N型，第二导电型为P型。
[0020]在本专利技术的一实施例中，第一导电型为P型，第二导电型为N型。
[0021]在本专利技术的一实施例中，二极管串行与电源箝位装置设于一半导体基板中，半导体基板具有第一导电型，双向静电放电装置包括一掺杂井区、一第一重掺杂区与一第二重掺杂区。掺杂井区具有第二导电型，第二导电型与第一导电型相对，掺杂井区设于半导体基板中，掺杂井区为浮接。第一重掺杂区具有第一导电型，第一重掺杂区设于掺杂井区中，并耦接接地端。第二重掺杂区具有第一导电型，第二重掺杂区设于掺杂井区中，并耦接共同总线。
[0022]在本专利技术的一实施例中，双向静电放电装置更包括一绝缘层与一电极层，绝缘层与电极层依序设于掺杂井区上，电极层为浮接。
[0023]在本专利技术的一实施例中，第一导电型为N型，第二导电型为P型。
[0024]在本专利技术的一实施例中，第一导电型为P型，第二导电型为N型。
[0025]基于上述，瞬时电压抑制装置连接至少一个第一旁路二极管与至少两个第二旁路
二极管，或至少一个双向静电放电装置，以在节省电路面积的前提下，弹性地调整与降低静电放电路径的寄生电容，并调整静电放电路径的持有(holding)电压。
附图说明
[0026]图1为现有技术的瞬时电压抑制器的示意图。
[0027]图2为本专利技术的瞬时电压抑制装置的第一实施例的示意图。
[0028]图3为本专利技术的瞬时电压抑制装置的第二实施例的示意图。
[0029]图4为本专利技术的瞬时电压抑制装置的第三实施例的示意图。
[0030]图5为本专利技术的瞬时电压抑制装置的第四实施例的示意图。
[0031]图6为本专利技术的瞬时电压抑制装置的第五实施例的示意图。
[0032]图7为本专利技术的瞬时电压抑制装置的第六实施例的示意图。
[0033]图8为本专利技术的瞬时电压抑制装置的第七实施例的示意图。
[0034]图9为本专利技术的瞬时电压抑制装置的第六实施例的第一实施态样的结构剖视图。
[0035]图10为本专利技术的瞬时电压抑制装置的第六实施例的第二实施态样的结构剖视图。
[0036]图11为本专利技术的瞬时本文档来自技高网...
【技术保护点】
【技术特征摘要】
1.一种瞬时电压抑制装置，其特征在于，包括：至少一个二极管串行，耦接于电源端与共同总线之间，并耦接输入输出埠；电源箝位装置，耦接于所述电源端与所述共同总线之间；至少一个第一旁路二极管，耦接于所述共同总线与接地端之间；以及至少两个第二旁路二极管，其彼此串联耦接，并耦接于所述共同总线与所述接地端之间，且所述至少两个第二旁路二极管与所述至少一个第一旁路二极管以反向并联方式耦接。2.如权利要求1所述的瞬时电压抑制装置，其特征在于，所述至少一个第一旁路二极管的阳极耦接所述共同总线，所述至少一个第一旁路二极管的阴极耦接所述接地端，所述至少两个第二旁路二极管的阴极耦接所述共同总线，所述至少两个第二旁路二极管的阳极耦接所述接地端。3.如权利要求1所述的瞬时电压抑制装置，其特征在于，所述至少一个二极管串行包括：第一二极管，其阳极耦接所述输入输出埠，其中所述第一二极管的阴极耦接所述电源端；以及第二二极管，其阳极耦接所述共同总线，其中所述第二二极管的阴极耦接所述输入输出埠。4.如权利要求2所述的瞬时电压抑制装置，其特征在于，所述至少一个二极管串行的数量为多个。5.如权利要求1所述的瞬时电压抑制装置，其特征在于，所述至少一个第一旁路二极管的数量为多个，且所述多个第一旁路二极管串联耦接。6.如权利要求5所述的瞬时电压抑制装置，其特征在于，所述多个第一旁路二极管的其中两个之间的节点耦接所述至少两个第二旁路二极管之间的节点。7.如权利要求1所述的瞬时电压抑制装置，其特征在于，所述至少一个第一旁路二极管的阴极耦接所述共同总线，所述至少一个第一旁路二极管的阳极耦接所述接地端，所述至少两个第二旁路二极管的阳极耦接所述共同总线，所述至少两个第二旁路二极管的阴极耦接所述接地端。8.一种瞬时电压抑制装置，其特征在于，包括：至少一个二极管串行，耦接于电源端与共同总线之间，并耦接输入输出埠；电源箝位装置，耦接于所述电源端与所述共同总线之间；以及至少一个双向静电放电装置，耦接于所述共同总线与接地端之间。9.如权利要求8所述的瞬时电压抑制装置，其特征在于，所述至少一个二极管串行包括：第一二极管，其阳极耦接所述输入输出埠，其中所述第一二极管的阴极耦接所述电源端；以及第二二极管，其阳极耦接所述共同总线，其中所述第二二极管的阴极耦接所述输入输出埠。10.如权利要求8所述的瞬时电压抑制装置，其特征在于，所述至少一个双向静电放电装置为金氧半场效晶体管、双载子接面晶...
【专利技术属性】
技术研发人员：叶致廷，黄菘志，庄哲豪，
申请(专利权)人：晶焱科技股份有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。