控制电路制造技术

一种控制电路，应用于一特定器件中，特定器件具有三五族半导体材料，并包括一控制电极、一第一电极以及一第二电极，控制电路包括一第一晶体管以及一静电放电保护电路，第一晶体管耦接于第一及第二电极之间，并具有三五族半导体材料，静电放电保护电路耦接控制电极、第一晶体管及第二电极，当一静电放电事件发生时，静电放电保护电路提供一放电路径，用以将一静电放电电流由控制电极释放至第二电极。一静电放电电流由控制电极释放至第二电极。一静电放电电流由控制电极释放至第二电极。

【技术实现步骤摘要】
控制电路


[0001]本专利技术有关于一种高电子迁移率器件，特别是有关于一种静电放电(Electrostatic Discharge，ESD)保护电路的高电子迁移率器件。

技术介绍

[0002]高电子移动率晶体管(High Electron Mobility Transistor，HEMT)因具有高输出电压优点，广泛应用于高功率半导体装置当中，以满足消费电子产品、通讯硬件、电动车、或家电市场需求。然而，当一静电放电事件发生时，高电子移动率晶体管很有可能受到静电放电电流的影响。

技术实现思路

[0003]本专利技术提供一种控制电路，应用于一特定器件中。特定器件具有三五族半导体材料，并包括一控制电极、一第一电极以及一第二电极。控制电路包括一第一晶体管以及一静电放电保护电路。第一晶体管耦接于第一及第二电极之间，并具有三五族半导体材料。静电放电保护电路耦接控制电极、第一晶体管及第二电极。当一静电放电事件发生时，静电放电保护电路提供一放电路径，用以将一静电放电电流由控制电极释放至第二电极。
[0004]本专利技术还提供一种高电子迁移率器件，包括一衬底、一控制电极、一第一电极、一第二电极以及一控制电路。衬底具有三五族半导体材料。控制电极、第一电极及第二电极形成于衬底之上。控制电路包括一第一晶体管以及一静电放电保护电路。第一晶体管耦接于第一及第二电极之间，并具有三五族半导体材料。静电放电保护电路耦接控制电极、第一晶体管及第二电极。当一静电放电事件发生时，静电放电保护电路提供一放电路径，用以将一静电放电电流由控制电极释放至第二电极。
附图说明
[0005]图1为本专利技术的高电子迁移率器件的示意图；
[0006]图2为本专利技术的静电放电保护电路的一示意图；
[0007]图3为本专利技术的静电放电保护电路的另一示意图。
[0008][符号说明][0009]100：高电子迁移率器件；
[0010]110：衬底；
[0011]120：控制电极；
[0012]130、140：电极；
[0013]150：控制电路；
[0014]151、200、300：静电放电保护电路；
[0015]152、230、330：晶体管；
[0016]R1、R2：电阻器件；
[0017]210、220、310、320：阻抗器件；
[0018]340：背对背二极管对；
[0019]D1、D2：二极管。
具体实施方式
[0020]为让本专利技术的目的、特征和优点能更明显易懂，下文特举出实施例，并配合所附图式，做详细的说明。本专利技术说明书提供不同的实施例来说明本专利技术不同实施方式的技术特征。其中，实施例中的各器件的配置是为说明之用，并非用以限制本专利技术。另外，实施例中图式标号的部分重覆，是为了简化说明，并非意指不同实施例之间的关联性。
[0021]图1为本专利技术的高电子迁移率器件的示意图。如图1所示，高电子迁移率器件100包括一衬底(substrate)110、一控制电极120、电极130、140以及一控制电路150。在一可能实施例中，高电子迁移率器件100为一高电子迁移率晶体管(HEMT)。在本实施例中，衬底110具有三五族半导体材料，如砷化镓(gallium arsenide，GaAs)、磷化铟(indiumphosphide，InP)、氮化镓(gallium nitride，GaN)或是硅锗合金(SiGe)。
[0022]控制电极120、电极130及电极140均形成于衬底110之上。在一可能实施例中，当高电子迁移率器件100为一高电子迁移率晶体管时，控制电极120作为高电子迁移率晶体管的栅极(gate)。在此例中，电极130作为高电子迁移率晶体管的漏极(drain)，并且电极140作为高电子迁移率晶体管的源极(source)。
[0023]控制电路150形成于衬底110之上。在本实施例中，控制电路150整合于高电子迁移率器件100之中，用以避免高电子迁移率器件100受到一静电放电电流的影响。如图1所示，控制电路150包括一静电放电保护电路(ESD protection circuit)151以及一晶体管152。
[0024]晶体管152耦接于电极130与140之间。在一可能实施例中，晶体管152具有三五族半导体材料。本专利技术并不限定晶体管152的结构。在本实施例中，晶体管152也是一高电子迁移率晶体管。如图1所示，晶体管152的漏极耦接电极130，其源极耦接电极140，其栅极耦接静电放电保护电路151。
[0025]当一静电放电事件发生在电极130与140之一者，并且电极130与140的另一者耦接至地时，通过晶体管152的栅极与漏极之间的一寄生电容(未显示)，晶体管152的栅极电压逐渐升高。当晶体管152的栅极与源极之间的电压大于晶体管152的临界电压(threshold voltage)时，晶体管152导通。因此，一静电放电电流由电极130被释放至电极140，或是由电极140被释放至电极130。
[0026]在本实施例中，静电放电保护电路151耦接控制电极120、晶体管152及电极140，用以避免一静电放电电流由控制电极120进入晶体管152的栅极。举例而言，当一静电放电事件发生于控制电极120并且电极140耦接至地时，静电放电保护电路151提供一放电路径(未显示)，用以将一静电放电电流由控制电极120释放至电极140。因此，晶体管152的栅极不会受到静电放电应力(ESD stress)的伤害。然而，当静电放电事件未发生时，静电放电保护电路151切断放电路径。此时，高电子迁移率器件100根据控制电极120、电极130及140的电压位准而动作。
[0027]图2为本专利技术静电放电保护电路的一可能示意图。在本实施例中，静电放电保护电路200包括阻抗器件210、220以及一晶体管230。阻抗器件210耦接于控制电极120与晶体管
152之间。在一可能实施例中，阻抗器件210为一电阻器件R1。电阻器件R1耦接于控制电极120与晶体管152的栅极之间。电阻器件R1的阻值可能在100Ω～200Ω之间。本专利技术并不限定阻抗器件210的结构。在其它实施例中，阻抗器件210为一晶体管。在此例中，构成阻抗器件210的晶体管可能也是一高电子迁移率晶体管。
[0028]阻抗器件220耦接晶体管230及电极140。本专利技术并不限定阻抗器件220的结构。在一可能实施例中，阻抗器件220为一电阻器件R2。在此例中，电阻器件R2耦接于晶体管230的栅极与电极140之间。本专利技术并不限定阻抗器件220的结构。在其它实施例中，阻抗器件220为一晶体管。在此例中，构成阻抗器件220的晶体管可能是一高电子迁移率晶体管。
[0029]晶体管230耦接于控制电极120与电极140之间。在一可能实施例中，晶体管230具有三五族半导体材料。在此例中，晶体管230与高电子迁移率器件100形成于同一衬底(如110)上。本专利技术并不限定晶体管230的结构。在本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种控制电路，其特征在于，应用于一特定器件中，所述特定器件具有三五族半导体材料，并包括一控制电极、一第一电极以及一第二电极，所述控制电路包括：一第一晶体管，耦接于所述第一电极及第二电极之间，并具有三五族半导体材料；以及一静电放电保护电路，耦接所述控制电极、所述第一晶体管及所述第二电极，其中，当一静电放电事件发生时，所述静电放电保护电路提供一放电路径，用以将一静电放电电流由所述控制电极释放至所述第二电极。2.根据权利要求1所述的控制电路，其特征在于，所述静电放电保护电路包括：一第一阻抗器件，耦接于所述控制电极与所述第一晶体管之间；一第二晶体管，耦接于所述控制电极与所述第二电极之间；以及一第二阻抗器件，耦接所述第二晶体管及所述第二电极。3.根据权利要求2所述的控制电路，还包括：一背对背二极管对，耦接于所述控制电极与所述第二晶体管之间。4.根据权利要求3所述的控制电路，其特征在于，所述背对背二极管对包括：一第一二极管，具有一第一阴极以及一第一阳极，所述第一阴极耦接所述控制电极；以及一第二二极管，...

【专利技术属性】
技术研发人员：李建兴，黄晔仁，林文新，邱俊榕，邱华琦，
申请(专利权)人：世界先进积体电路股份有限公司，
类型：发明
国别省市：