集成芯片及其形成方法技术

本公开的各种实施例涉及一种集成芯片及其形成方法，所述集成芯片包括上覆在光栅耦合器结构上的保护环结构。波导结构设置在半导体衬底内且包括光栅耦合器结构。内连结构上覆在半导体衬底上。所述内连结构包括接触件刻蚀停止层(CESL)及位于半导体衬底之上的导电接触件。所述导电接触件延伸穿过接触件刻蚀停止层。所述保护环结构延伸穿过接触件刻蚀停止层且具有与导电接触件的上表面对齐的上表面。且具有与导电接触件的上表面对齐的上表面。且具有与导电接触件的上表面对齐的上表面。

【技术实现步骤摘要】
集成芯片及其形成方法


[0001]本专利技术实施例是有关于一种集成芯片及其形成方法。

技术介绍

[0002]集成光波导常常用作集成有多种光学功能的集成光电路中的组件。集成光波导用于约束光并以最小衰减将光从集成芯片(integrated chip，IC)上的第一点引导到集成芯片上的第二点。一般来说，集成光波导为施加在可见光谱(例如，在近似850nm与近似1650nm之间)中的光波长上的信号提供功能。

技术实现思路

[0003]本专利技术实施例提供一种集成芯片，其包括：半导体衬底；波导结构，设置在半导体衬底内，其中波导结构包括光栅耦合器结构；内连结构，上覆在半导体衬底上，其中内连结构包括位于半导体衬底之上的接触件刻蚀停止层(CESL)及导电接触件，其中导电接触件延伸穿过接触件刻蚀停止层；以及保护环结构，上覆在光栅耦合器结构上，其中保护环结构延伸穿过接触件刻蚀停止层且具有与导电接触件的上表面对齐的上表面。
[0004]本专利技术实施例提供一种集成芯片，其包括：半导体衬底；光栅耦合器结构，设置在半导体衬底的前侧上，其中光栅耦合器结构包括在侧向上彼此隔开的多个光栅段；内连结构，上覆在半导体衬底的前侧上且包括接触件刻蚀停止层(CESL)、多条导电配线、导通孔及多个层间介电(ILD)层；波导介电层，设置在接触件刻蚀停止层与半导体衬底的前侧之间，其中波导介电层设置在多个光栅段中的相邻的光栅段之间；上部刻蚀停止层，上覆在内连结构上且沿层间介电层的侧壁连续地延伸到多条导电配线中的最底部导电配线下方；以及保护环结构，上覆在光栅耦合器结构上，其中多个光栅段在侧向上在保护环结构的周边之间间隔开。
[0005]本专利技术实施例提供一种形成集成芯片的方法，其方法包括：在半导体衬底的前侧中形成光栅耦合器结构；在光栅耦合器结构之上形成保护环结构；在半导体衬底的前侧之上形成内连结构，其中内连结构包括多个层间介电(ILD)层、多条导电配线及多个导通孔；对内连结构执行第一干式刻蚀工艺，以在多个层间介电层中界定光管开口，使得多个层间介电层中的下部层间介电层的区段在第一干式刻蚀工艺之后保留在光栅耦合器结构之上且光管开口在侧向上在保护环结构的周边内间隔开；在内连结构的上表面之上形成上部刻蚀停止层，且上部刻蚀停止层对光管开口进行衬垫，使得上部刻蚀停止层的下表面沿下部层间介电层的区段设置；以及对下部层间介电层执行湿式刻蚀工艺，使得下部层间介电层的区段被移除，从而暴露出保护环结构的侧壁并扩大光管开口。
附图说明
[0006]结合附图阅读以下详细说明，会最好地理解本公开的各个方面。应注意，根据本行业中的标准惯例，各种特征并非按比例绘制。事实上，为使论述清晰起见，可任意增大或减
小各种特征的尺寸。
[0007]图1示出包括波导结构及上覆在波导结构上的保护环结构的集成芯片的一些实施例的剖视图。
[0008]图2A及图2B示出根据线A-A
’
的图1所示集成芯片的各种实施例的俯视图。
[0009]图3示出包括波导结构及一个或多个半导体装置的集成芯片的一些实施例的剖视图，所述波导结构设置在半导体衬底的前侧内和/或上，所述一个或多个半导体装置设置在半导体衬底的前侧内和/或上。
[0010]图4及图5示出根据线B-B
’
的图3所示集成芯片的各种实施例的俯视图。
[0011]图6A示出根据图1所示集成芯片的一些替代实施例的集成芯片的剖视图。
[0012]图6B示出图6A所示集成芯片的部分的近视图(close-up view)的一些实施例的剖视图。
[0013]图7示出根据图1所示集成芯片的一些替代实施例的集成芯片的剖视图。
[0014]图8到图16示出形成集成芯片的方法的一些实施例的一系列剖视图，所述集成芯片包括波导结构及上覆在波导结构上的保护环结构。
[0015]图17示出图8到图16所示方法的一些实施例的流程图。
具体实施方式
[0016]本公开提供用于实施本公开的不同特征的许多不同实施例或实例。以下阐述组件及排列的具体实例以简化本公开。当然，这些仅为实例而非旨在进行限制。举例来说，在以下说明中，在第二特征之上或第二特征上形成第一特征可包括其中第一特征与第二特征被形成为直接接触的实施例，且也可包括其中第一特征与第二特征之间可形成附加特征从而使得第一特征与第二特征可不直接接触的实施例。另外，本公开在各种实例中可重复使用参考编号和/或字母。此种重复使用是为了简明及清晰起见，且自身并不表示所论述的各个实施例和/或配置之间的关系。
[0017]此外，为易于说明，本文中可能使用例如“在
…
之下(beneath)”、“在
…
下方(below)”、“下部的(lower)”、“在
…
上方(above)”、“上部的(upper)”等空间相对性用语来阐述图中所示一个元件或特征与另一(其他)元件或特征的关系。所述空间相对性用语旨在除图中所绘示的取向外还囊括装置在使用或操作中的不同取向。设备可具有其他取向(旋转90度或处于其他取向)，且本文中所用的空间相对性描述语可同样相应地进行解释。
[0018]集成光波导常常用于集成电路中。一般来说，集成光波导设置在半导体衬底内且包括在侧向上与细长波导区段相邻的光栅耦合器结构。内连结构上覆在半导体衬底上且包括设置在内连介电结构内的配线层(例如，水平布线)与通孔层(例如，垂直布线)的交替堆叠。光管(light pipe)结构延伸穿过内连介电结构且上覆在光栅耦合器结构上。光管结构被配置成将入射光导向光栅耦合器结构。此外，光栅耦合器结构被配置成将入射光引导至或导向细长波导段。细长波导段可将入射光传送到另一波导或其他半导体装置(例如，通过内连结构)。
[0019]因此，在一些实施例中，形成具有集成光波导的集成电路的工艺包括在半导体衬底的前侧中形成集成光波导。接着在集成光波导之上形成内连结构，其中内连结构包括位于半导体衬底的前侧之上的接触件刻蚀停止层(contact etch stop layer，CESL)。对内连
结构的内连介电结构执行刻蚀工艺，以在集成光波导的光栅耦合器结构之上形成光管开口。然而，刻蚀工艺可例如通过具有高功率及长持续时间的等离子体刻蚀来执行，使得可能难以控制光管开口的高度。举例来说，刻蚀工艺的长持续时间可能导致对光栅耦合器结构的过度刻蚀。这转而可能使得集成光波导不可操作和/或降低集成光波导的灵敏度或量子效率(quantum efficiency，QE)。
[0020]在另一实例中，为防止对集成光波导造成损坏，可减少刻蚀工艺的持续时间，使得在刻蚀工艺之后，保留上覆在CESL上的介电材料的至少一部分。因此，光可被上覆在CESL上的介电材料反射掉，从而降低集成光波导的QE。在又一实例中，光管开口可不使用光管结构填充，使得入射光穿过光管开口中的空气朝光栅耦合器结构行进。在此种实例中，腐蚀性化学物质(例如，水)和/或腐蚀性材料可与界定光管开口的本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种集成芯片，包括：半导体衬底；波导结构，设置在所述半导体衬底内，其中所述波导结构包括光栅耦合器结构；内连结构，上覆在所述半导体衬底上，其中所述内连结构包括位于所述半导体衬底之上的接触件刻蚀停止层及导电接触件，其中所述导电接触件延伸穿过所述接触件刻蚀停止层；以及保护环结构，上覆在所述光栅耦合器结构上，其中所述保护环结构延伸穿过所述接触件刻蚀停止层且具有与所述导电接触件的上表面对齐的上表面。2.根据权利要求1所述的集成芯片，其中，还包括：上部刻蚀停止层，从所述内连结构的上表面上方连续地延伸到所述保护环结构的所述上表面下方。3.根据权利要求1所述的集成芯片，其中所述内连结构包括上覆在所述导电接触件上的最底部导电配线层，其中所述保护环结构设置在所述最底部导电配线层下方。4.一种集成芯片，包括：半导体衬底；光栅耦合器结构，设置在所述半导体衬底的前侧上，其中所述光栅耦合器结构包括在侧向上彼此隔开的多个光栅段；内连结构，上覆在所述半导体衬底的所述前侧上且包括接触件刻蚀停止层、多条导电配线、导通孔及多个层间介电层；波导介电层，设置在所述接触件刻蚀停止层与所述半导体衬底的所述前侧之间，其中所述波导介电层设置在所述多个光栅段中的相邻的光栅段之间；上部刻蚀停止层，上覆在所述内连结构上且沿所述层间介电层的侧壁连续地延伸到所述多条导电配线中的最底部导电配线下方；以及保护环结构，上覆在所述光栅耦合器结构上，其中所述多个光栅段在侧向上在所述保护环结构的周边之间间隔开。5.根据权利要求4所述的集成芯片，还包括：光管开口，从所述内连结构的上表面延伸到所述接触件刻蚀停止层的上表面，其中所述光管开口从所述...

【专利技术属性】
技术研发人员：张永昌，林孟汉，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：