存储器装置及其制造方法制造方法及图纸

本发明专利技术公开一种存储器装置及其制造方法，存储器装置包含基底、位线、第一绝缘膜、第二绝缘膜、第三绝缘膜和接触件。位线设置于基底上方。第一绝缘膜设置于位线的侧壁上。第二绝缘膜设置于第一绝缘膜上，其中第二绝缘膜的材料与第一绝缘膜的材料不同，且第二绝缘膜的顶表面低于第一绝缘膜的顶表面。第三绝缘膜设置于第二绝缘膜上，其中第三绝缘膜的材料与第二绝缘膜的材料不同，且第三绝缘膜的顶表面低于第一绝缘膜的顶表面。接触件设置于基底上方且邻近位线，其中接触件具有下部低于第三绝缘膜的顶表面和上部高于第三绝缘膜的顶表面，且接触件的下部的宽度小于接触件的上部的宽度。件的下部的宽度小于接触件的上部的宽度。件的下部的宽度小于接触件的上部的宽度。

【技术实现步骤摘要】
存储器装置及其制造方法


[0001]本专利技术是关于半导体制造技术，特别是有关于存储器装置及其制造方法。

技术介绍

[0002]随着半导体装置尺寸的微缩，制造半导体装置的难度也大幅提升，半导体装置的制作工艺期间可能产生缺陷，而这些缺陷可能会造成装置的效能降低或损坏。举例来说，由于尺寸缩减，元件之间的对准变得困难，而容易在装置中产生漏电或短路的问题。因此，必须持续改善半导体装置，以提升良率并改善制作工艺宽裕度。

技术实现思路

[0003]根据本专利技术的一些实施例，提供存储器装置。此存储器装置包含设置于基底上方的位线(bit line)；设置于位线的侧壁上的第一绝缘膜；设置于第一绝缘膜上的第二绝缘膜，其中第二绝缘膜的材料与第一绝缘膜的材料不同，且第二绝缘膜的顶表面低于第一绝缘膜的顶表面；设置于第二绝缘膜上的第三绝缘膜，其中第三绝缘膜的材料与第二绝缘膜的材料不同，且第三绝缘膜的顶表面低于第一绝缘膜的顶表面；以及设置于基底上方且邻近位线的接触件，其中接触件具有下部低于第三绝缘膜的顶表面和上部高于第三绝缘膜的顶表面，且接触件的下部的宽度小于接触件的上部的宽度。
[0004]根据本专利技术的一些实施例，提供存储器装置的制造方法。此方法包含在基底上形成位线；在位线上依序形成第一绝缘膜、第二绝缘膜和第三绝缘膜，其中第一绝缘膜的材料和第三绝缘膜的材料与第二绝缘膜的材料不同；蚀刻第二绝缘膜的顶部和第三绝缘膜的顶部以露出第一绝缘膜的顶部；在第一绝缘膜的顶部上形成保护膜之后，再次蚀刻第三绝缘膜以降低第三绝缘膜的高度；移除保护膜；再次蚀刻第二绝缘膜以降低第二绝缘膜的高度；以及在基底上方形成接触件邻近位线，其中接触件的下部的宽度小于接触件的上部的宽度。
附图说明
[0005]以下将配合所附图式详述本专利技术之实施例。应注意的是，依据产业上的标准做法，各种特征并未按照比例绘制且仅用以说明例示。事实上，可能任意地放大或缩小元件的尺寸，以清楚地表现出本专利技术的特征。
[0006]图1A～图1B是根据一些实施例绘示在制造存储器装置的各个阶段之剖面示意图。
[0007]图2A～图2F是根据一些实施例绘示在制造存储器装置的各个阶段之剖面示意图。
[0008]符号说明：
[0009]100，200：存储器装置
[0010]102：基底
[0011]104：隔离结构
[0012]106，112：绝缘层
[0013]108：间隔物
[0014]110：位线接触件
[0015]114：阻障层
[0016]116：位线
[0017]118：遮罩层
[0018]120：第一绝缘膜
[0019]122：第二绝缘膜
[0020]124：第三绝缘膜
[0021]126：接触插塞
[0022]128：保护层
[0023]130：凹槽
[0024]132：沟槽
[0025]134：衬层
[0026]136：接触件
[0027]H1，H2，H3，H4：高度
[0028]W1，W2：宽度
具体实施方式
[0029]图1A～图1B是根据一些实施例绘示在制造存储器装置100的各个阶段之剖面示意图。如图1A所示，存储器装置100包含基底102，在基底102中形成隔离结构104以电性隔离元件。在一些实施例中，在基底102上设置遮罩层(未绘示)，接着使用上述遮罩层作为蚀刻遮罩进行蚀刻制作工艺，以将基底102蚀刻出沟槽(未绘示)。
[0030]根据一些实施例，如图1A所示，在沟槽填入绝缘材料，以形成隔离结构104。
[0031]然后，根据一些实施例，在基底102上形成绝缘层106。可以藉由沉积制作工艺在基底102上形成绝缘材料，并将绝缘材料图案化，以在预定的位置形成绝缘层106。然后在基底102中形成间隔物108以及位于间隔物108之间的位线接触件110。
[0032]然后，在绝缘层106上形成绝缘层112。
[0033]继续参照图1A，在绝缘层106和位线接触件110上依序形成阻障层114、位线116和遮罩层118。在一些实施例中，阻障层114的材料包含钛、氮化钛、氧化钛、钽、氮化钽、氧化钽、类似的材料或前述之组合，
[0034]位线116的材料可以包含导电材料，例如掺杂或未掺杂的多晶硅、金属、类似的材料或前述之组合。遮罩层118的材料可以包含氧化硅、氮化硅、氮氧化硅、碳化硅、氮碳化硅、类似的材料或前述之组合。然后，可以在同一道蚀刻制作工艺中蚀刻绝缘层112、阻障层114、位线116和遮罩层118，以及可以在同一道蚀刻制作工艺中蚀刻位线接触件110、阻障层114、位线116和遮罩层118。
[0035]然后，根据一些实施例，在位线接触件110、绝缘层112、阻障层114、位线116和遮罩层118的侧壁上依序形成第一绝缘膜120、第二绝缘膜122和第三绝缘膜124。具体而言，如图1A所示，第一绝缘膜120覆盖遮罩层118的顶表面，第二绝缘膜122位于第一绝缘膜120上，且第三绝缘膜位于第二绝缘膜122上。
[0036]根据一些实施例，第一绝缘膜120的材料和第二绝缘膜122的材料不同，且第二绝缘膜122的材料和第三绝缘膜124的材料不同。在一些实施例中，第一绝缘膜120的材料和第三绝缘膜124的材料相同。举例来说，第一绝缘膜120的材料和第三绝缘膜124的材料可以包含氮化物，例如氮化硅，且第二绝缘膜122的材料可以包含氧化物，例如氧化硅。
[0037]然后，根据一些实施例，如图1B所示，在基底102上形成接触插塞126邻近位线116。如图1B所示，接触插塞126位于相邻的位线116之间。
[0038]然后，根据一些实施例，如图1B所示，藉由蚀刻制作工艺移除接触插塞126的上部，以形成沟槽(未绘示)。然后，根据一些实施例，在沟槽132中顺应性地形成衬层134。在一些实施例中，衬层134的材料包含钛、氮化钛、氧化钛、钽、氮化钽、氧化钽、类似的材料或前述之组合。
[0039]然后，根据一些实施例，在沟槽的剩余部分形成接触件136。
[0040]然后，根据一些实施例，在接触件136上形成与接触件136电性连接的其他元件，例如电容。然而，在这些实施例中，当这些元件未对准接触件136的顶表面时，容易产生漏电或短路等问题，造成存储器装置100失效。
[0041]或者，根据另一些实施例，为了避免前述未对准所产生的问题，在形成与接触件136电性连接的其他元件之前，在接触件136上形成额外的导电材料(未绘示)，以电性连接接触件136和这些元件。然而，在形成额外导电材料的实施例中，不仅增加制作工艺步骤，在这些制作工艺步骤期间也可能伴随产生缺陷或其他问题，进而降低存储器装置100的可靠度。因此，本专利技术进一步提供以下的实施例，改善上述问题。
[0042]图2A～图2F是根据一些其他实施例绘示半导体装置200的剖面示意图。图2A系本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种存储器装置，其特征在于，所述的存储器装置包括：一位线，设置于一基底上方；一第一绝缘膜，设置于所述的位线的一侧壁上；一第二绝缘膜，设置于所述的第一绝缘膜上，其中所述的第二绝缘膜的材料与所述的第一绝缘膜的材料不同，且所述的第二绝缘膜的一顶表面低于所述的第一绝缘膜的一顶表面；一第三绝缘膜，设置于所述的第二绝缘膜上，其中所述的第三绝缘膜的材料与所述的第二绝缘膜的材料不同，且所述的第三绝缘膜的一顶表面低于所述的第一绝缘膜的所述的顶表面；以及一接触件，设置于所述的基底上方且邻近所述的位线，其中所述的接触件具有一下部低于所述的第三绝缘膜的所述的顶表面和一上部高于所述的第三绝缘膜的所述的顶表面，且所述的接触件的下部的宽度小于所述的接触件的上部的宽度。2.如权利要求1所述的存储器装置，其特征在于，所述的接触件具有阶梯状的侧壁。3.如权利要求1所述的存储器装置，其特征在于，所述的第三绝缘膜的一顶表面大致上对齐所述的第二绝缘膜的顶表面。4.如权利要求1所述的存储器装置，其特征在于，所述的第一绝缘膜和所述的第三绝缘膜包括氮化物，且所述的第二绝缘膜包括氧化物。5.如权利要求1所述的存储器装置，其特征在于，所述的存储器装置更包括一遮罩层设置于所述的位线上，且所述的第一绝缘层、所述的第二绝缘层和所述的第三绝缘层位于所述的遮罩层的侧壁上。6.一种存储器...

【专利技术属性】
技术研发人员：曾铃君，李书铭，欧阳自明，
申请(专利权)人：华邦电子股份有限公司，
类型：发明
国别省市：