半导体存储器件制造技术

本实用新型专利技术公开了一种半导体存储器件，包括一半导体基板、字线结构，位在所述半导体基板中、位线结构，位在所述字线结构之上并跨过所述字线结构、间隔物结构，位在所述字线结构正上方并介于所述位线结构之间、存储节点接触结构，位于所述位线结构与所述间隔物结构所界定出的空间中并与所述半导体基板连接，所述存储节点接触结构突出于所述位线结构与所述间隔物结构的顶面上的部位为接触垫、以及接触垫隔离结构，位于所述间隔物结构上方以及所述位线结构上方并介于所述接触垫之间，其中所述接触垫隔离结构包含氮化硅材质的外层以及氧化硅材质的内层。硅材质的内层。硅材质的内层。

【技术实现步骤摘要】
半导体存储器件


[0001]本技术公开的实施方式涉及一种半导体存储器件，更具体来说，其涉及一种具有位于存储节点接触垫之间的特殊隔离结构的半导体存储器件与其制作方法。

技术介绍

[0002]由于小尺寸、多功能和/或低制造成本等特性，半导体器件已被广泛地用于电子产业中。半导体器件可以分为存储逻辑数据的半导体存储器件、处理逻辑数据的操作的半导体逻辑器件、以及具有存储器件和逻辑器件两者的功能的混合式器件。
[0003]—些半导体器件可以包括垂直堆叠的层结构图案和将堆叠图案彼此电连接的接触插塞或互连结构。由于半导体器件不断地微缩并提高积集度，这类图案之间的间距和/或图案与接触插塞之间的间距也不断地减少。如此，图案之间和/或图案与接触插塞之间的寄生电容增大，且图案与互连结构之间的接触电阻也增大，导致半导体器件的性能劣化，例如运行速度降低。

技术实现思路

[0004]有鉴于上述半导体器件会遭遇的习知问题，本技术于此提出了一种新颖的半导体存储器件，其特征在于存储节点接垫之间具有特殊的隔离结构，其可降低整体器件的k值以及其寄生电容。
[0005]本技术的面向之一在于提出一种半导体存储器件，包括一半导体基板、字线结构，位在所述半导体基板中并往第一方向延伸、位线结构，位在所述字线结构之上并往第二方向延伸跨过所述字线结构、间隔物结构，位在所述字线结构正上方并介于所述位线结构之间、存储节点接触结构，位于所述位线结构与所述间隔物结构所界定出的空间中并与所述半导体基板连接，所述存储节点接触结构突出于所述位线结构与所述间隔物结构的顶面上的部位为接触垫、以及接触垫隔离结构，位于所述间隔物结构上方以及所述位线结构上方并介于所述接触垫之间，其中所述接触垫隔离结构包含氮化硅材质的外层以及氧化硅材质的内层。
[0006]本技术的另一面向在于提出一种半导体存储器件，包括一半导体基板、字线结构，位在所述半导体基板中并往第一方向延伸、位线结构，位在所述字线结构之上并往第二方向延伸跨过所述字线结构、间隔物结构，位在所述字线结构正上方并介于所述位线结构之间、存储节点接触结构，位于所述位线结构与所述间隔物结构所界定出的空间中并与所述半导体基板连接，所述存储节点接触结构突出于所述位线结构与所述间隔物结构的顶面上的部位为接触垫、以及接触垫隔离结构，位于所述间隔物结构上方以及所述位线结构上方并介于所述接触垫之间，其中所述接触垫隔离结构的内部具有空洞。
[0007]本技术的这类目的与其他目的在阅者读过下文中以多种图示与绘图来描述的较佳实施例之细节说明后应可变得更为明了显见。
附图说明
[0008]本说明书含有附图并于文中构成了本说明书之一部分，俾使阅者对本技术实施例有进一步的了解。该些图示系描绘了本技术一些实施例并连同本文描述一起说明了其原理。
[0009]在该些图示中：
[0010]图1、图3、图6、以及图10绘示出了根据本案不同实施例中一半导体存储器件的平面图；
[0011]图1A、图2A、图3A、图4A、图5A、图6A、图7A、图8A、图9A以及图10A是制作工艺中沿图1中的线A-A
’
截取的截面图；以及
[0012]图1B、图2B、图3B、图4B、图5B、图6B、图7B、图8B、图9B以及图10B是制作工艺中沿图1中的线B-B
’
截取的截面图。
[0013]需注意本说明书中的所有图示皆为图例性质，为了清楚与方便图示说明之故，图示中的各部件在尺寸与比例上可能会被夸大或缩小地呈现，一般而言，图中相同的参考符号会用来标示修改后或不同实施例中对应或类似的元件特征。
[0014]其中，附图标记说明如下：
[0015]1a
ꢀꢀꢀ
第一掺杂区
[0016]1b
ꢀꢀꢀ
第二掺杂区
[0017]100
ꢀꢀ
半导体基板
[0018]102
ꢀꢀ
间隔壁
[0019]104
ꢀꢀ
间隔物结构
[0020]106
ꢀꢀ
存储节点接触结构
[0021]106a 接触垫
[0022]108
ꢀꢀ
器件隔离层
[0023]110
ꢀꢀ
栅绝缘层
[0024]112
ꢀꢀ
栅极硬掩模图案
[0025]114
ꢀꢀ
绝缘夹层
[0026]116
ꢀꢀ
凹陷区
[0027]118
ꢀꢀ
多晶硅层
[0028]120
ꢀꢀ
硅化物层
[0029]122
ꢀꢀ
金属层
[0030]124
ꢀꢀ
硬掩模层
[0031]126
ꢀꢀ
位线接触间隔物
[0032]130
ꢀꢀ
多晶硅层
[0033]132
ꢀꢀ
硅化物层
[0034]134
ꢀꢀ
阻挡层
[0035]136
ꢀꢀ
金属层
[0036]138
ꢀꢀ
氮化硅衬层(外层)
[0037]140
ꢀꢀ
氧化硅层(内层)
[0038]142
ꢀꢀ
接触垫隔离结构
[0039]144
ꢀꢀ
氮化硅覆盖层
[0040]146
ꢀꢀ
氮化硅衬层
[0041]148
ꢀꢀ
氧化硅层
[0042]150
ꢀꢀ
(第一)氮化硅层
[0043]152
ꢀꢀ
接触垫隔离结构
[0044]154
ꢀꢀ
空隙
[0045]154a 空洞
[0046]156
ꢀꢀ
(第二)氮化硅层
[0047]158
ꢀꢀ
接触垫隔离结构
[0048]ACT
ꢀꢀ
有源区
[0049]BL
ꢀꢀꢀ
位线结构
[0050]D1
ꢀꢀꢀ
第一方向
[0051]D2
ꢀꢀꢀ
第二方向
[0052]D3
ꢀꢀꢀ
第三方向
[0053]WL
ꢀꢀꢀ
字线结构
具体实施方式
[0054]现在下文将详细说明本技术的示例性实施例，其会参照附图标出所描述之特征以便阅者理解并实现技术效果。阅者将可理解文中之描述仅透过例示之方式来进行，而非意欲要限制本案。本案的各种实施例和实施例中彼此不冲突的各种特征可以以各种方式来加以组合或重新设置。在不脱离本技术的精神与范畴的情况下，对本案的修改、等同物或改进对于本领域技术人员来说是可以理解的，并且旨在包含在本案的范围内本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体存储器件，其特征在于，包括：一半导体基板；字线结构，位在所述半导体基板中并往第一方向延伸；位线结构，位在所述字线结构之上并往第二方向延伸跨过所述字线结构；间隔物结构，位在所述字线结构正上方并介于所述位线结构之间；存储节点接触结构，位于所述位线结构与所述间隔物结构所界定出的空间中并与所述半导体基板连接，所述存储节点接触结构突出于所述位线结构与所述间隔物结构的顶面上的部位为接触垫；以及接触垫隔离结构，位于所述间隔物结构上方以及所述位线结构上方并介于所述接触垫之间，其中所述接触垫隔离结构包含氮化硅材质的外层以及氧化硅材质的内层。2.如权利要求1所述的半导体存储器件，其特征在于，所述外层位于所述间隔物结构的顶面上以及所述接触垫的侧壁上。3.如权利要求1所述的半导体存储器件，其特征在于，所述外层、所述内层以及所述存储节点接触结构的顶面齐平。4.如权利要求1所述的半导体存储器件，其特征在于，所述半导体存储器件还包含一氮化硅覆盖层位于所述存储节点接触结构以及所...

【专利技术属性】
技术研发人员：张钦福，林昭维，朱家仪，童宇诚，
申请(专利权)人：福建省晋华集成电路有限公司，
类型：新型
国别省市：