一种平面肖特基芯片的复合型钝化结构制造技术

本实用新型专利技术公开了一种平面肖特基芯片的复合型钝化结构，包括钝化层、金属镀层以及聚酰亚胺复合膜，金属镀层设置在钝化层上，聚酰亚胺复合膜的一部分设置在钝化层上，聚酰亚胺复合膜的另一部分设置在金属镀层上，以抑制金属镀层与钝化层的结合处电荷迁移。从而实现了在金属镀层与钝化层的结合处不会轻易发生漏电的现象。与传统的相比，本实用新型专利技术的平面肖特基芯片的复合型钝化结构不会出现在芯片经过封装后漏电流增加的现象和封装成品经过可靠性试验后漏电流增加的现象的技术问题。

【技术实现步骤摘要】
一种平面肖特基芯片的复合型钝化结构
本技术涉及半导体
，尤其涉及一种平面肖特基芯片的复合型钝化结构。
技术介绍
目前行业内平面肖特基芯片通常用二氧化硅作为钝化层，其目的是保护P+环(高注硼结)，防止P+环和芯片边缘之间出现电荷迁移的现象，从而保证产品的反向电特性不受影响。然而，在芯片封装生产实践中，时常出现芯片经过封装后漏电流增加的现象和封装成品经过可靠性试验后漏电流增加的现象。对漏电流增加现象进行分析，发现由于芯片在封装过程中受到焊接和封装温度冲击，二氧化硅和Ti-Ni-Ag金属的附着力较差，结合处有分层出现，导致在电场作用下电荷沿分层面迁移，形成漏电流，出现漏电流增加的现象。
技术实现思路
本技术实施例提供了一种平面肖特基芯片的复合型钝化结构，用于解决现有技术中芯片经过封装后漏电流增加和封装成品经过可靠性试验后漏电流增加的技术问题。根据第一方面，提供了一种平面肖特基芯片的复合型钝化结构，包括：钝化层；金属镀层，所述金属镀层设置在所述钝化层上；以及聚酰亚胺复合膜，所述聚酰亚胺复合膜的一部分设置在所述钝化层上，所述聚酰亚胺复合膜的另一部分设置在所述金属镀层上，以抑制所述金属镀层与所述钝化层的结合处电荷迁移。在其中的一个实施例中，所述钝化层的背离平面肖特基芯片的一侧为阶梯形结构，所述金属镀层的正面与反面为阶梯形结构，所述反面与所述钝化层上的阶梯形结构配合，所述聚酰亚胺复合膜沿着所述正面涂敷到所述钝化层上。在其中的一个实施例中，所述钝化层包括第一钝化层和第二钝化层，所述第一钝化层和所述第二钝化层间隔设置，所述金属镀层的两端的正面和反面均具有阶梯形结构，所述金属镀层的两端的所述反面分别设置在所述第一钝化层的阶梯上与所述第二钝化层的阶梯上；所述聚酰亚胺复合膜包括第一聚酰亚胺复合膜和第二聚酰亚胺复合膜，所述第一聚酰亚胺复合膜与所述第二聚酰亚胺复合膜分别沿着所述金属镀层的两端的所述正面涂敷到所述第一钝化层上和所述第二钝化层上。在其中的一个实施例中，所述钝化层上的阶梯形结构为一级阶梯，所述金属镀层的正面与反面上的阶梯形结构均为二级阶梯。在其中的一个实施例中，所述金属镀层的两端分别设置在所述第一钝化层和所述第二钝化层上将所述金属镀层悬空，使得所述金属镀层、所述第一钝化层和所述第二钝化层之间围成一容纳空间。在其中的一个实施例中，还包括势垒层，所述势垒层设置在所述容纳空间内。在其中的一个实施例中，还包括p+环，所述p+环设在所述钝化层与所述势垒层之间的间隙处。在其中的一个实施例中，还包括N型硅层，所述N型硅层设置在所述钝化层下方。在其中的一个实施例中，所述金属镀层包括第一金属镀层和第二金属镀层，所述第一金属镀层设置在所述第一钝化层上，所述第一聚酰亚胺复合膜沿所述第一金属镀层涂敷至所述第一钝化层上，所述第二金属镀层设置在所述N型硅层下方。在其中的一个实施例中，所述N型硅层包括低浓度的N型硅层和高浓度的N型硅层，所述第二金属镀层设置在所述高浓度的N型硅层下方，所述低浓度的N型硅层设置在所述高浓度的N型硅层上，所述低浓度的N型硅层与所述钝化层、所述p+环及所述势垒层均紧密结合。采用本技术实施例，具有如下有益效果：通过聚酰亚胺复合膜的一部分设置在钝化层上，聚酰亚胺复合膜的另一部分设置在金属镀层上，以抑制金属镀层与钝化层的结合处电荷迁移，从而实现了在金属镀层与钝化层的结合处不会轻易发生漏电的现象。与传统的相比，本技术的平面肖特基芯片的复合型钝化结构不会出现在芯片经过封装后漏电流增加和封装成品经过可靠性试验后漏电流增加的技术问题。附图说明为了更清楚地说明本技术实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本技术的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。其中：图1为一个实施例中的一种平面肖特基芯片的复合型钝化结构示意图；图2为如图1所示的一种平面肖特基芯片的复合型钝化结构的具体示意图。具体实施方式下面将结合本技术实施例中的附图，对本技术实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本技术一部分实施例，而不是全部的实施例。基于本技术中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本技术保护的范围。请参阅图1，现对本技术提供的平面肖特基芯片的复合型钝化结构进行说明，该平面肖特基芯片的复合型钝化结构100，包括，钝化层110、金属镀层120以及聚酰亚胺复合膜130，金属镀层120设置在钝化层110上，聚酰亚胺复合膜130的一部分设置在钝化层110上，聚酰亚胺复合膜130的另一部分设置在金属镀层上120，以抑制钝化层110与金属镀层120的结合处电荷迁移。通过聚酰亚胺复合膜130的一部分设置在钝化层110上，聚酰亚胺复合膜130的另一部分设置在金属镀层120上，以抑制金属镀层110与钝化层120的结合处电荷迁移，从而实现了在金属镀层120与钝化层110的结合处不易发生漏电的现象。与传统的相比，本技术的平面肖特基芯片的复合型钝化结构100不会出现在芯片经过封装后漏电流增加的现象和封装成品经过可靠性试验后漏电流增加的现象。在本实施例中，平面肖特基芯片的钝化层110和金属镀层120区域上设有聚酰亚胺复合膜130，由于聚酰亚胺复合膜130具有高介电常数、高耐温性、电荷迁移率低等特性，而且聚酰亚胺复合膜130和钝化层110及镀层金120属的附着力较强，不易发生脱落，在芯片封装成成品后，若芯片的钝化层110和金属镀层120结合处出现分层现象，聚酰亚胺复合膜120可以有效抑制可移动电荷沿分层面迁移。因此，降低了芯片切割工艺对漏电流的影响，有效改善平面肖特基芯片在封装成成品后反向漏电流的变化率。实际上，钝化层110和金属镀层120分别为二氧化硅层和Ti-Ni-Ag金属层，当然，也可以找到与二氧化硅层和Ti-Ni-Ag金属层功能上完全相似或相同的材料来替换。在一种实施例中，如图1所示，钝化层110的背离平面肖特基芯片的一侧为阶梯形结构，金属镀层120的正面与反面为阶梯形结构，反面与钝化层110上的阶梯形结构配合，聚酰亚胺复合膜130沿着正面涂敷到钝化层110上。在本实施例中，通过金属镀层120的反面上的阶梯与钝化层110上的阶梯形结构配合，聚酰亚胺复合膜130沿着金属镀层120的正面上的阶梯涂敷到钝化层110上，从而使得聚酰亚胺复合膜130能够紧贴在述钝化层110和金属镀层120上，即使钝化层110和金属镀层120发生分层，聚酰亚胺复合膜130也能够紧贴在钝化层110和金属镀层120上，有效改善平面肖特基芯片在封装成成品后反向漏电情况。实际上，反面与钝化层110上的阶梯形结构配合，本文档来自技高网...

【技术保护点】
1.一种平面肖特基芯片的复合型钝化结构，其特征在于，包括：/n钝化层；/n金属镀层，所述金属镀层设置在所述钝化层上；/n以及聚酰亚胺复合膜，所述聚酰亚胺复合膜的一部分设置在所述钝化层上，所述聚酰亚胺复合膜的另一部分设置在所述金属镀层上，以抑制所述金属镀层与所述钝化层的结合处电荷迁移。/n

【技术特征摘要】
1.一种平面肖特基芯片的复合型钝化结构，其特征在于，包括：
钝化层；
金属镀层，所述金属镀层设置在所述钝化层上；
以及聚酰亚胺复合膜，所述聚酰亚胺复合膜的一部分设置在所述钝化层上，所述聚酰亚胺复合膜的另一部分设置在所述金属镀层上，以抑制所述金属镀层与所述钝化层的结合处电荷迁移。


2.根据权利要求1所述的平面肖特基芯片的复合型钝化结构，其特征在于，所述钝化层的背离平面肖特基芯片的一侧为阶梯形结构，所述金属镀层的正面与反面为阶梯形结构，所述反面与所述钝化层上的阶梯形结构配合，所述聚酰亚胺复合膜沿着所述正面涂敷到所述钝化层上。


3.根据权利要求2所述的平面肖特基芯片的复合型钝化结构，其特征在于，所述钝化层包括第一钝化层和第二钝化层，所述第一钝化层和所述第二钝化层间隔设置，所述金属镀层的两端的正面和反面均具有阶梯形结构，所述金属镀层的两端的所述反面分别设置在所述第一钝化层的阶梯上与所述第二钝化层的阶梯上；
所述聚酰亚胺复合膜包括第一聚酰亚胺复合膜和第二聚酰亚胺复合膜，所述第一聚酰亚胺复合膜与所述第二聚酰亚胺复合膜分别沿着所述金属镀层的两端的所述正面涂敷到所述第一钝化层上和所述第二钝化层上。


4.根据权利要求3所述的平面肖特基芯片的复合型钝化结构，其特征在于，所述钝化层上的阶梯形结构为一级阶梯，所述金属镀层的正面与反面上的阶梯形结构均为二级阶梯。

【专利技术属性】
技术研发人员：赵宇，
申请(专利权)人：深圳市旭昌辉半导体有限公司，
类型：新型
国别省市：广东;44