上下电测试系统技术方案

本实用新型专利技术提供一种上下电测试系统。该上下电测试系统包括：微控制单元，适于接收用于待测芯片上下电测试的电压策略并基于电压策略生成相应的控制信号；上下电控制电路，包括栅极驱动器和晶体管，栅极驱动器适于接收控制信号并基于控制信号生成相应的驱动信号，晶体管的栅极适于接收驱动信号并基于驱动信号导通或关闭晶体管，晶体管的漏极适于接收用于待测芯片上下电测试的测试电压，NMOS晶体管的源极通过电阻接地并在NMOS晶体管导通时具有测试电压以输出至待测芯片。通过该上下电测试系统，可以基于待测芯片的具体应用环境设定相应的电压策略，还可以保证待测芯片能够在预设的电压策略下进行上下电测试，尤其是进行快速上下电测试。

【技术实现步骤摘要】
上下电测试系统
本技术涉及芯片上下电测试
，尤其涉及一种上下电测试系统。
技术介绍
随着芯片的应用环境越来越复杂，芯片上下电的环境开始变得多变且不可把控。恶劣的上下电环境将导致芯片的关键信号，例如，上电复位信号、掉电复位信号等变得不稳定。而且，在对芯片进行上下电的过程中，电荷的积累过快或者过慢都有可能导致元器件在错误的时间导通。因此，必须对芯片进行各种严苛环境下的上下电测试，以验证芯片的可靠性。然而，现有技术只能对芯片进行单一环境下的上下电测试，模拟的工作环境不全面，无法针对不同上下电环境对芯片的工作性能进行全面评估。
技术实现思路
本技术的目的在于，提供一种上下电测试系统。通过该上下电测试系统，不但，可以基于待测芯片的具体应用环境设定相应的电压策略，而且，还可以保证待测芯片能够在预设的电压策略下进行上下电测试，尤其是进行快速上下电测试。本技术的实施例提供的上下电测试系统包括：微控制单元，适于接收用于待测芯片上下电测试的电压策略并基于电压策略生成相应的控制信号；上下电控制电路，包括栅极驱动器和晶体管，栅极驱动器适于接收控制信号并基于控制信号生成相应的驱动信号，晶体管的栅极适于接收驱动信号并基于驱动信号导通或关闭晶体管，晶体管的漏极适于接收用于待测芯片上下电测试的测试电压，NMOS晶体管的源极通过电阻接地并在NMOS晶体管导通时具有测试电压以输出至待测芯片。可选地，电压策略包括用于控制测试电压输出波形的高电平、低电平、上电时间、掉电时间和循环周期的预设值或者预设范围。>可选地，上下电控制电路包括与晶体管的源极连接的第一电源，第一电源在晶体管导通时具有测试电压以输出至待测芯片。可选地，上下电测试系统包括适于检测待测芯片在上下电测试过程中的工作电压的检测单元；微控制单元分别与检测单元和第一电源连接，并适于将工作电压与测试电压进行比对、以及在对比结果不一致时调整控制信号。可选地，上下电控制电路包括连接于第一电源和微控制单元之间的第一电阻，第一电阻适于对第一电源输出的测试电压进行分压、以及将分压后的分压测试电压输出至微控制单元；微控制单元适于基于分压测试电压获得测试电压。可选地，上下电控制电路包括低通滤波电路，低通滤波电路的一端连接于分压测试电压的输出线路上，另一端接地。可选地，上下电控制电路包括适于在晶体管关闭时将其栅极的电压拉至低电平的第二电阻，第二电阻的一端连接于晶体管的栅极，另一端接地。可选地，上下电控制电路包括适于在晶体管导通时将其源极的电压拉至低电平的第三电阻，第三电阻的一端连接于晶体管的源极，另一端接地。可选地，上下电控制电路包括与栅极驱动器连接的第二电源，第二电源适于产生使能信号并基于使能信号控制栅极驱动器工作。可选地，上下电控制电路包括与栅极驱动器连接的第三电源，第三电源适于向栅极驱动器提供用于支持栅极驱动器工作的电压。可选地，上下电控制电路包括退耦电路和/或滤波电路，退耦电路和/或滤波电路连接于第三电源和栅极驱动器之间。与现有技术相比，本技术的实施例的技术方案具有有益效果。例如，不但，可以基于待测芯片的具体应用环境设定相应的电压策略，而且，还可以保证待测芯片能够在预设的电压策略下进行上下电测试，尤其是进行快速上下电测试。又例如，在待测芯片上下电测试过程中，还可以遍历预设范围内的所有测试环境，以便及时排除误差，确保待测芯片上下电测试的可靠性。又例如，还可以在待测芯片没有按照预设的电压策略下进行上下电测试时，通过微控制单元及时调整控制信号。又例如，还可以通过在上位机中设置显示界面，随时观察待测芯片在上下电测试过程中的工作电压，并由观察到的工作电压及时了解待测芯片的测试环境。又例如，还可以通过设置分压电阻，避免直接将测试电压输出至微控制单元时，由于电流过大而造成的电压传输过冲或者损坏微控制单元的情形发生。又例如，还可以通过设置低通滤波电路，确保分压输出的测试电压更稳定。又例如，还可以通过设置退耦电路和/或滤波电路，确保栅极驱动器在工作过程更稳定。附图说明图1是本技术的实施例中上下电测试系统的一种原理框图；图2是本技术的实施例中上下电测试系统的另一种原理框图；图3是本技术的实施例中上下电控制电路的电路原理图；图4是本技术的实施例中待测芯片在上下电测试过程中的一种工作电压波形图；图5是本技术的实施例中待测芯片在上下电测试过程中的另一种工作电压波形图；图6是本技术的实施例中待测芯片在上下电测试过程中的第三种工作电压波形图。具体实施方式为使本技术的实施例的目的、特征和有益效果能够更为明显易懂，下面结合附图对本技术的具体实施例进行详细说明。参照图1和图2，本技术的实施例提供的上下电测试系统10包括微控制单元(MicrocontrollerUnit，MCU)100和上下电控制电路200。具体而言，微控制单元100适于接收用于待测芯片20(DeviceUnderTest，DUT)上下电测试的电压策略，并基于电压策略生成相应的控制信号。在具体实施中，该上下电测试系统10还可以包括上位机500。上位机500适于向微控制单元100输出用于控制待测芯片20的测试电压的输出波形的电压策略。在具体实施中，电压策略可以包括用于控制测试电压的输出波形的高电平Vh、低电平Vl、上电时间Tr、掉电时间Td和循环周期T的预设值或者预设范围。在一个或多个实施例中，上位机500设置有适于用户操作的交互界面或者操作单元。如此，可以使得用户基于待测芯片20的具体应用环境，通过交互界面或者操作单元设定相应的电压策略。例如，可以将高电平Vh设定为12V，将低电平Vl设定为0V，将上电时间Tr设定为1ms，将掉电时间Td设定为1ms，将循环周期T设定为1s；或者，将高电平Vh设定为12V，将低电平Vl设定为0V，将上电时间Tr设定为1ms，将掉电时间Td设定为1ms，将循环周期T设定为0.1s；或者，将高电平Vh设定为12V，将低电平Vl设定为0V，将上电时间Tr设定为1ns，将掉电时间Td设定为1ns，将循环周期T设定为1s；或者，将高电平Vh设定为2V，将低电平Vl设定为0V，将上电时间Tr设定为1ms，将掉电时间Td设定为1ms，将循环周期T设定为1s。值得注意的是，在具体实施中，低电平Vl的预设值通常小于高电平Vh的预设值。在一个或多个较优的实施例中，可以设定测试电压的输出波形的高电平Vh、低电平Vl、上电时间Tr、掉电时间Td和循环周期T的预设范围。如此，在待测芯片20上下电测试过程中，可以遍历预设范围内的所有测试环境，以便及时排除误差，确保待测芯片20上下电测试的可靠性。例如，可以将高电平Vh设定为12V及12V以上，将低电平Vl设定为12V以下，将上电时间Tr设定为0至任意时间，将掉电时间Td也本文档来自技高网...

【技术保护点】
1.一种上下电测试系统(10)，其特征在于，包括：/n微控制单元(100)，适于接收用于待测芯片(20)上下电测试的电压策略并基于所述电压策略生成相应的控制信号；/n上下电控制电路(200)，包括栅极驱动器(210)和NMOS晶体管(220)，所述栅极驱动器(210)适于接收所述控制信号并基于所述控制信号生成相应的驱动信号，所述NMOS晶体管(220)的栅极(G)适于接收所述驱动信号并基于所述驱动信号导通或关闭所述NMOS晶体管(220)，所述NMOS晶体管(220)的漏极(D)适于接收用于所述待测芯片(20)上下电测试的测试电压(Vout)，所述NMOS晶体管(220)的源极(S)通过电阻接地并在所述NMOS晶体管(220)导通时具有所述测试电压(Vout)以输出至所述待测芯片(20)。/n

【技术特征摘要】
1.一种上下电测试系统(10)，其特征在于，包括：
微控制单元(100)，适于接收用于待测芯片(20)上下电测试的电压策略并基于所述电压策略生成相应的控制信号；
上下电控制电路(200)，包括栅极驱动器(210)和NMOS晶体管(220)，所述栅极驱动器(210)适于接收所述控制信号并基于所述控制信号生成相应的驱动信号，所述NMOS晶体管(220)的栅极(G)适于接收所述驱动信号并基于所述驱动信号导通或关闭所述NMOS晶体管(220)，所述NMOS晶体管(220)的漏极(D)适于接收用于所述待测芯片(20)上下电测试的测试电压(Vout)，所述NMOS晶体管(220)的源极(S)通过电阻接地并在所述NMOS晶体管(220)导通时具有所述测试电压(Vout)以输出至所述待测芯片(20)。


2.根据权利要求1所述的上下电测试系统(10)，其特征在于，所述电压策略包括用于控制所述测试电压(Vout)输出波形的高电平(Vh)、低电平(Vl)、上电时间(Tr)、掉电时间(Td)和循环周期(T)的预设值或者预设范围。


3.根据权利要求1所述的上下电测试系统(10)，其特征在于，所述上下电控制电路(200)包括与所述NMOS晶体管(220)的源极(S)连接的第一电源(231)，所述第一电源(231)在所述NMOS晶体管(220)导通时具有所述测试电压(Vout)以输出至所述待测芯片(20)。


4.根据权利要求3所述的上下电测试系统(10)，其特征在于，包括适于检测所述待测芯片(20)在上下电测试过程中的工作电压的检测单元(400)；所述微控制单元(100)分别与所述检测单元(400)和所述第一电源(231)连接，并适于将所述工作电压与所述测试电压(Vout)进行比对、以及在对比结果不一致时调整所述控制信号。


5.根据权利要求4所述的上下电测试系统(10)，其特征在于，所述上下电控制电路(200)包括连接于所述第一电源(231)和所述微控制单元(100)之间的第一电阻(241)，所述第一电阻(241)适于对所述第一电源(231)...

【专利技术属性】
技术研发人员：张有为，赵启山，陈光胜，
申请(专利权)人：上海东软载波微电子有限公司，
类型：新型
国别省市：上海;31