一种电力系统数据传输装置制造方法及图纸

本发明专利技术公开了一种电力系统数据传输装置，包括一个主通信部分和若干个结构相同的从通信部分组成的传输网络；主通信部分包括一个同步数据发送模块及与其双向信号连接的ＤＳＰ处理器，同步数据发送模块的输入连接多个Ａ／Ｄ采集器的信号输出线和数据线；输出连接到发送差分模块，发送差分模块分为时钟差分发送电路和数据差分发送电路。从通信部分包括一个同步数据接收模块及与其双向信号连接的ＡＲＭ处理器，同步数据接收模块的输入连接接收差分模块，接收差分模块分为时钟差分接收电路和数据差分接收电路；时钟差分接收电路通过时钟线连接时钟差分发送电路；数据差分接收电路通过数据线连接数据差分发送电路。

Power system data transmission device

The invention discloses a power system data transmission device, which comprises a transmission network and a plurality of main communication part of the same structure from the communication part; the main communication part includes DSP processor of a synchronous data transmission module and its bidirectional signal connection, data synchronization signal output line transmission module is connected with a plurality of input A / D data acquisition and output connected to the transmission line; differential module, transmission module is divided into differential clock difference data transmitting circuit and differential transmission circuit. The communication part includes a ARM processor synchronous data receiving module and its bidirectional signal connection, synchronous data receiving module is connected with the input of the differential receiving module, receiving module is divided into differential clock differential receiving circuit and a data differential receiving circuit; clock differential receiving circuit through a time clock clock differential transmission line connection circuit; data differential receiving circuit for differential transmission circuit via a data line connection data.

【技术实现步骤摘要】

本专利技术涉及一种电力系统控制数据的传输装置。技术背景目前，数字通信方式多种多样，我们常用的通信接口有IIC， SPI， RS-485 等，其中IIC总线的优点是接线少，只用两根线就能完成数据的同步传送， 但受制于总线电容最大允许是400PF的限制，其最大的传输线距离为10ft (lft=0.3408m)，在高速传送模式下其传输速率能达到3.4Mbit/s; SPI虽然 是一种高速(3Mbit/s)、全双工和同步的通信总线，但是其采用的也是单端 传送，有效传输距离与采用差分方式传送数据时相比较短；RS485虽然采用 了差分传送的方式传输数据，抗共膜干扰能力和抗噪性大大增强，传输速率 也可以达到10Mbit/s，最大传输距离可达3Km;但是RS485属于异步数据传 输，以字符为单位进行传输，没有同步数据传输的效率高；分析可知上述通 信总线都存在各自的不足。高压直流输电系统中，我们采用无功补偿装置对系统的无功进行补偿， 在控制策略的实施过程中我们有大量的数据需要处理，不同控制单元关注的 具体数据及采用的计算方法也不尽相同，如果这些计算都用同一个单元的MCU 进行计算的话，当计算量比较大时势必带来系统数据传输的问题，由此带来 基于计算结果与各开关输入量进行的逻辑判断和控制策略的实施不能及时有 效进行，为系统安全、可靠、经济运行带来隐患。
技术实现思路
本专利技术要解决的技术问题是提供一种抗共膜干扰能力和抗噪性强，从 而增加数据的有效传送距离，同时组网方便的电力系统数据传输装置。为达到以上目的，本专利技术是釆取如下技术方案予以实现的 一种电力系统数据传输装置，包括一个主通信部分和若干个结构相同的 从通信部分组成的传输网络；所述的主通信部分包括一个同步数据发送模块 及与其双向信号连接的DSP处理器，所述的同步数据发送模块的输入连接多 个A/D采集器的信号输出线和数据线，A/D采集器的输入连接模拟信号；同 步数据发送模块的输出连接到A/D采集器的信号输入线和发送差分模块，发 送差分模块分为时钟差分发送电路和数据差分发送电路；所述的从通信部分 包括一个同步数据接收模块及与其双向信号连接的ARM处理器，所述的同步 数据接收模块的输入连接接收差分模块，接收差分模块分为时钟差分接收电 路和数据差分接收电路；时钟差分接收电路通过时钟线连接主通信部分的时 钟差分发送电路；数据差分接收电路通过数据线连接主通信部分的数据差分 发送电路。上述方案中，发送差分模块的时钟差分发送电路和数据差分发送电路的 输出均可设置有第一电阻匹配电路；接收差分模块的时钟差分接收电路和数 据差分接收电路的输入均可相应设置有第二电阻匹配电路；时钟差分发送电 路与时钟差分接收电路是通过第一电阻匹配电路和第二电阻匹配电路由时钟 线连接起来；数据差分发送电路与数据差分接收电路也是通过第一电阻匹配 电路和第二电阻匹配电路由数据线连接起来。所述的同步数据发送模块包括接有晶振时钟输出的时钟锁相环，其输出 分别连接A/D时序管理模块和总线传送速率选择模块；总线传送速率选择模 块的输出连接同步时序发送模块；A./D时序管理模块与多个A/D采集器双向 信号连接；A/D时序管理模块的输出与第一数据缓冲池和第二数据缓冲池的 输入相连接；第一数据缓冲池与第二数据缓冲池通过双向数据总线与各A/D 采集器连接，第一数据缓冲池同时与DSP处理器双向信号连接；第二数据缓 冲池的输出通过一个发送启动检测模块连接同步时序发送模块，同步时序发 送模块的输出分别连接发送差分模块的时钟差分发送电路、并串转换模块、 发送结束检测复位模块；并串转换模块与第二数据缓冲池双向信号连接，并 串转换模块的输出连接至发送差分模块的数据差分发送电路；发送结束检测复位模块的输出连接第二数据缓冲池和并串转换模块。所述的同步数据接收模块包括与接收差分模块输出连接的接收管理模块 和同步时序检测模块，同步时序检测模块的输出连接接收管理模块，接接收 管理模块的输出分别连接一个串并转换模块、 一个接收结束检测复位模块； 串并转换模块与一个第三数据缓冲池双向信号连接；第三数据缓冲池的输出 连接接收管理模块；接收结束检测复位模块的输出连接同步时序检测模块、 串并转换模块和第三数据缓冲池；其中接收管理模块和第三数据缓冲池通过 双向信号线与ARM处理器连接。本专利技术发送差分模块的输出和接收差分模块的输入设置电阻匹配电路所 带来的技术效果是发送差分模块输出端的第一电阻匹配电路是为了与线路自 身的阻抗迸行阻抗匹配；而接收差分模块输入端的第二电阻匹配电路除了产 生接收差分模块输入端所需要的电压信号外，还可以增加电路的噪声容限。本专利技术同步数据发送模块和同步数据接收模块可采用FPGA实现，能够充 分发挥FPGA并行数据处理能力强的特点，保证数据的快速传输。同步数据发 送模块的时钟管理有FPGA自身的锁相环实现，能够为系统工作提供精确和可 选不同速率的时钟。数据缓冲池采用FPGA内部RAM实现，深度和位宽调整非 常方便。各主要模块集成在FPGA内，系统工作稳定性和抗干扰性有显著增强。本专利技术与现有数据传输装置相比采用了差分传送结合同步通信的方式， 使得两者的优点结合起来，且通信协议简洁，这样就可以保证通信传输效率 高，传输速率快，抗共膜干扰能力强，抗噪性好，传送距离远，系统功耗低， 组网方便，配置灵活。附图说明图l是本专利技术的结构示意图。图2是本专利技术装置的组网示意图。图3是图1中的同步数据发送模块的原理框图。图4是图1中的同步数据接收模块的原理框图。图5是图3中同步时序发送模块的实现原理图。图6是图4中同步时序检测模块的实现原理图。 图7是本专利技术装置中时钟和数据线同步通信的位传输时序图。其中图 7a为位传输时间约束规则时序图；图7b为位传输起始和终止时序要求图。具体实施方式下面结合附图和实施例对本专利技术作进一步详细说明。如图1、图2所示， 一种电力系统数据传输装置，包括一个主通信部分 和若干个结构相同的从通信部分组成的传输网络；主通信部分包括一个同步 数据发送模块及与其双向信号连接的DSP处理器，同步数据发送模块的输入 连接三个A/D采集器(可扩展为N个，N〉3)的信号输出线和数据线，，每个 A/D采集器的输入连接模拟信号；同步数据发送模块的输出连接到A/D采集 器的信号输入线和发送差分模块，发送差分模块分为时钟差分发送电路 CLK—Driver和数据差分发送电路DATA一Driver。从通信部分包括一个同步数据接收模块及与其双向信号连接的ARM处理 器，同步数据接收模块的输入连接接收差分模块，接收差分模块分为时钟差 分接收电路CLK—Receiver和数据差分接收电路DATA—Receiver ; CLK_Receiver的输入通过时钟线连接主通信部分的CLKJDriver输出； DATA—Receiver的输入通过数据线连接主通信部分的DATA_Driver输出。其 中，发送差分模块的时钟差分发送电路CLK—Driver和数据差分发送电路 DATA—Driver的输出均设置有第一电阻匹配电路；接收差分模块的时钟差分 接收电路CLK—Receiver和数据差分接收电路DATA—Receiver的输入均设置 有第二电阻匹配电路。时钟差分发送电路与时本文档来自技高网...

【技术保护点】
一种电力系统数据传输装置，其特征是，包括一个主通信部分和若干个结构相同的从通信部分组成的传输网络；所述的主通信部分包括一个同步数据发送模块及与其双向信号连接的ＤＳＰ处理器，所述的同步数据发送模块的输入连接多个Ａ／Ｄ采集器的信号输出线和数据线，Ａ／Ｄ采集器的输入连接模拟信号，同步数据发送模块的输出连接到Ａ／Ｄ采集器的信号输入线和发送差分模块，发送差分模块分为时钟差分发送电路和数据差分发送电路；所述的从通信部分包括一个同步数据接收模块及与其双向信号连接的ＡＲＭ处理器，所述的同步数据接收模块的输入连接接收差分模块，接收差分模块分为时钟差分接收电路和数据差分接收电路；时钟差分接收电路通过时钟线连接主通信部分的时钟差分发送电路；数据差分接收电路通过数据线连接主通信部分的数据差分发送电路。

【技术特征摘要】

【专利技术属性】
技术研发人员：张杭，张爱民，严结实，宋世栋，白云飞，
申请(专利权)人：中国西电电气股份有限公司，
类型：发明
国别省市：87[中国|西安]