一种半导体封装结构制作方法及半导体封装结构技术

本申请公开了一种半导体封装结构制作方法及半导体封装结构，包括：提供包括多个待封装的芯片的晶圆，在晶圆的一侧制作针对每个芯片的第一重布线层，对晶圆进行切割，得到按照预设间隔分布的多个芯片组成的芯片阵列，将芯片阵列设置在芯片载体上，对芯片阵列进行塑封，然后去除芯片载体并切割芯片阵列，得到制作完成的多个半导体塑封结构，相较于相关技术中在对晶圆切割完毕后才进行电子线路层的设置会造成芯片的电子线路层之间出现高低位移差，进而导致后续塑封切割后得到的产品规格不一致的问题，本申请提供的方案在晶圆切割前进行电子线路层的设置，能够保证电子线路层结构上的一致，进而保证后续生产出的半导体封装结构产品规格的一致性。

【技术实现步骤摘要】
一种半导体封装结构制作方法及半导体封装结构
本申请涉及半导体封装
，具体而言，涉及一种半导体封装结构制作方法及半导体封装结构。
技术介绍
目前，在半导体封装结构制作过程中，一般会在提供晶圆后进行切割，并在切割完成后利用贴片工艺对切割得到的多个芯片进行排布，并利用塑封工艺进行塑封，然后进行电路层的制作。由于在电路层的制作前涉及多个工艺，难以避免制作得到多个芯片的电路层之间的高低位移偏差，进而可能会导致生产出的产品规格不一致的问题。
技术实现思路
本申请提供一种半导体封装结构制作方法及半导体封装结构，能够在制作电子线路层后执行塑封、切割等工艺，解决多个芯片的电路层之间会出现高低位移偏差的问题。第一方面，本申请实施例提供一种半导体封装结构制作方法，包括：提供一晶圆，晶圆包括多个待封装的芯片；在晶圆的一侧制作针对每个芯片的第一重布线层；将晶圆进行切割，得到由多个按照预设间隔分布的芯片组成的芯片阵列；在芯片阵列的第一重布线层所在的一侧制作芯片载体；基于芯片载体对芯片阵列进行塑封，形成用于保护每个芯片的塑封体；去除芯片载体，并以每个芯片为单位对芯片阵列进行切割，得到制作完成的多个半导体封装结构。在一种可能的实施方式中，将晶圆进行切割，得到由多个按照预设间隔分布的芯片组成的芯片阵列，包括：将晶圆进行切割，得到多个分离的芯片；对多个芯片进行扩膜，得到由多个按照预设间隔分布的芯片组成的芯片阵列。在一种可能的实施方式中，将晶圆进行切割，得到多个分离的芯片，包括：将晶圆粘贴至切割膜上，基于切割膜进行切割得到多个分离的芯片。在一种可能的实施方式中，对多个芯片进行扩膜，得到由多个按照预设间隔分布的芯片组成的芯片阵列，包括：将多个分离的芯片放置于扩膜机内的承载膜上，切割膜与承载膜接触；利用扩膜机将多个芯片按照预设间隔进行扩膜，得到芯片阵列。在一种可能的实施方式中，预设间隔为1um。在一种可能的实施方式中，方法还包括：在每个芯片对应的第一重布线层上制作导电凸块。在一种可能的实施方式中，去除芯片载体，并以每个芯片为单位对芯片阵列进行切割，得到制作完成的多个半导体封装结构，包括：去除芯片载体，对导电凸块进行植球；以每个芯片为单位对芯片阵列进行切割，得到制作完成的多个扇入型半导体封装结构。在一种可能的实施方式中，去除芯片载体，并以每个芯片为单位对芯片阵列进行切割，得到制作完成的多个半导体封装结构，包括：去除芯片载体，在芯片阵列的第一重布线层所在的一侧制作导电凸块以及第二重布线层，第一重布线层和第二重布线层通过导电凸块连接；在第二重布线层上进行植球；以每个芯片为单位对芯片阵列进行切割，得到制作完成的多个扇出型半导体封装结构。在一种可能的实施方式中，去除芯片载体，包括：利用激光去除芯片载体。第二方面，本申请实施例提供一种半导体封装结构，通过第一方面至少一种可能的实施方式中的半导体封装结构制作方法制作得到。相比现有技术，本申请提供的有益效果包括：通过提供包括多个待封装的芯片的晶圆，在晶圆的一侧制作针对每个芯片的第一重布线层，对晶圆进行切割，得到按照预设间隔分布的多个芯片组成的芯片阵列，将芯片阵列设置在芯片载体上，对芯片阵列进行塑封，得到用于保护每个芯片的塑封体，去除芯片载体并切割芯片阵列，得到制作完成的多个半导体塑封结构，相较于相关技术中在对晶圆切割完毕后才进行电子线路层的设置会造成芯片的电子线路层之间会出现高低位移差，进而导致后续塑封切割后得到的产品规格不一致的问题，本申请提供的方案在晶圆切割前进行电子线路层的设置，能够保证电子线路层结构上的一致，进而保证后续生产出的半导体封装结构产品规格的一致性。附图说明为了更清楚地说明本申请实施例的技术方案，下面将对实施例中所需要使用的附图作简单地介绍。应当理解，以下附图仅示出了本申请的某些实施例，因此不应被看作是对范围的限定。对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他相关的附图。图1为本申请实施例提供的一种半导体封装结构制作方法的步骤流程示意图；图2为本申请实施例提供的一种半导体封装结构制作方法的各个工艺对应的半导体封装结构变化示意图；图3为本申请实施例提供的另一种半导体封装结构制作方法的各个工艺对应的半导体封装结构变化示意图。具体实施方式为使本申请实施例的目的、技术方案和优点更加清楚，下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述。显然，所描述的实施例是本申请一部分实施例，而不是全部的实施例。通常在此处附图中描述和示出的本申请实施例的组件可以以各种不同的配置来布置和设计。因此，以下对在附图中提供的本申请的实施例的详细描述并非旨在限制要求保护的本申请的范围，而是仅仅表示本申请的选定实施例。基于本申请中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。应注意到：相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步定义和解释。在本申请的描述中，需要理解的是，术语“上”、“下”、“内”、“外”、“左”、“右”等指示的方位或位置关系为基于附图所示的方位或位置关系，或者是该申请产品使用时惯常摆放的方位或位置关系，或者是本领域技术人员惯常理解的方位或位置关系，仅是为了便于描述本申请和简化描述，而不是指示或暗示所指的设备或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请的限制。此外，术语“第一”、“第二”等仅用于区分描述，而不能理解为指示或暗示相对重要性。在本申请的描述中，还需要说明的是，除非另有明确的规定和限定，“设置”、“连接”等术语应做广义理解，例如，“连接”可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接连接，也可以通过中间媒介间接连接，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本申请中的具体含义。下面结合附图，对本申请的具体实施方式进行详细说明。为了解决前述
技术介绍
中的技术问题，图1为本公开实施例提供的半导体封装结构制作方法的流程示意图，下面对该半导体封装结构制作方法进行详细介绍。步骤S201，提供一晶圆1。其中，晶圆1可以包括多个待封装的芯片10。步骤S202，在晶圆1的一侧制作针对每个芯片10的第一重布线层20。步骤S203，将晶圆1进行切割，得到由多个按照预设间隔分布的芯片10组成的芯片阵列。步骤S204，在芯片阵列的第一重布线层20所在的一侧制作芯片载体40。步骤S205，基于芯片载体40对芯片阵列进行塑封，形成用于保护每个芯片本文档来自技高网...

【技术保护点】
1.一种半导体封装结构制作方法，其特征在于，包括：/n提供一晶圆，所述晶圆包括多个待封装的芯片；/n在所述晶圆的一侧制作针对每个所述芯片的第一重布线层；/n将所述晶圆进行切割，得到由多个按照预设间隔分布的所述芯片组成的芯片阵列；/n在所述芯片阵列的所述第一重布线层所在的一侧制作芯片载体；/n基于所述芯片载体对所述芯片阵列进行塑封，形成用于保护每个所述芯片的塑封体；/n去除所述芯片载体，并以每个所述芯片为单位对所述芯片阵列进行切割，得到制作完成的多个半导体封装结构。/n

【技术特征摘要】
1.一种半导体封装结构制作方法，其特征在于，包括：
提供一晶圆，所述晶圆包括多个待封装的芯片；
在所述晶圆的一侧制作针对每个所述芯片的第一重布线层；
将所述晶圆进行切割，得到由多个按照预设间隔分布的所述芯片组成的芯片阵列；
在所述芯片阵列的所述第一重布线层所在的一侧制作芯片载体；
基于所述芯片载体对所述芯片阵列进行塑封，形成用于保护每个所述芯片的塑封体；
去除所述芯片载体，并以每个所述芯片为单位对所述芯片阵列进行切割，得到制作完成的多个半导体封装结构。


2.根据权利要求1所述的方法，其特征在于，所述将所述晶圆进行切割，得到由多个按照预设间隔分布的所述芯片组成的芯片阵列，包括：
将所述晶圆进行切割，得到多个分离的所述芯片；
对多个所述芯片进行扩膜，得到由多个按照预设间隔分布的所述芯片组成的芯片阵列。


3.根据权利要求2所述的方法，其特征在于，所述将所述晶圆进行切割，得到多个分离的所述芯片，包括：
将所述晶圆粘贴至切割膜上，基于所述切割膜进行切割得到多个分离的所述芯片。


4.根据权利要求3所述的方法，其特征在于，所述对多个所述芯片进行扩膜，得到由多个按照预设间隔分布的所述芯片组成的芯片阵列，包括：
将所述多个分离的所述芯片放置于扩膜机内的承载膜上，所述切割膜与所述承载膜接触；
利用所述扩膜机将多个所述芯片按照预设间隔进行扩膜，...

【专利技术属性】
技术研发人员：黄真瑞，
申请(专利权)人：成都奕斯伟系统技术有限公司，
类型：发明
国别省市：四川;51