【技术实现步骤摘要】
带有无比写入端口的计算存储器单元及处理阵列装置相关申请本申请是2017年9月19日提交的第15/709,401号美国申请（现在公布为2019年4月2日的美国专利10,249,362）和2017年9月19日提交的第15/709,399号美国申请的部分接续申请，这两个申请均根据35USC119(e)要求2016年12月6日提交且名称为《计算双端口SRAM单元和使用双端口SRAM单元进行Xor和Xnor计算的处理阵列装置（ComputationalDualPortSRAMCellAndProcessingArrayDeviceUsingTheDualPortSRAMCellsForXorAndXnorComputations）》的第62/430,767号美国临时申请的权益，所有这些申请的全部内容以引用的方式并入本文中。
本公开大体上涉及可用于计算的静态随机存取存储器单元。
技术介绍
诸如动态随机存取存储器（DRAM）单元、静态随机存取存储器（SRAM）单元、内容可寻址存储器（CAM）单元或非易失性存储器单元之类的存...
【技术保护点】
1.一种存储器计算单元，其包括：/n存储单元，其具有至少一个存储PMOS晶体管；/n至少一个读取位线，其通过读取端口耦合到所述存储单元，其中所述读取端口根据所述至少一个读取位线上的信号为所述存储单元提供缓冲，并且其中所述读取位线配置成提供对存储在所述存储单元中的一条数据的读取存取；/n其中当所述存储器计算单元通过至少一个其它存储器单元连接到所述至少一个读取位线并且所述读取位线产生2个或更多个单元的逻辑函数时，所述存储器计算单元能够执行逻辑函数；以及/n无比写入端口，其耦合到所述存储单元且提供对所述存储单元的写入存取，所述无比写入端口准许数据写入到所述存储单元中，而不用克服所...
【技术特征摘要】
20200207 US 16/7851411.一种存储器计算单元，其包括：
存储单元，其具有至少一个存储PMOS晶体管；
至少一个读取位线，其通过读取端口耦合到所述存储单元，其中所述读取端口根据所述至少一个读取位线上的信号为所述存储单元提供缓冲，并且其中所述读取位线配置成提供对存储在所述存储单元中的一条数据的读取存取；
其中当所述存储器计算单元通过至少一个其它存储器单元连接到所述至少一个读取位线并且所述读取位线产生2个或更多个单元的逻辑函数时，所述存储器计算单元能够执行逻辑函数；以及
无比写入端口，其耦合到所述存储单元且提供对所述存储单元的写入存取，所述无比写入端口准许数据写入到所述存储单元中，而不用克服所述存储PMOS晶体管的驱动强度。
2.根据权利要求1所述的存储器计算单元，其中所述无比写入端口进一步包括写入位线和补充写入位线，其中各PMOS转移晶体管的栅极分别连接到所述写入位线和补充写入位线。
3.根据权利要求2所述的存储器计算单元，其中所述存储单元进一步包括具有输入和输出的第一反相器，及输入耦合到所述第一反相器的所述输出且输出耦合到所述第一反相器的所述输入的第二反相器，所述第一反相器包含耦合到第一转移PMOS晶体管的所述至少一个存储PMOS晶体管，且所述第二反相器包含耦合到第二转移PMOS晶体管的第二存储PMOS晶体管。
4.根据权利要求2所述的存储器计算单元，其中所述读取端口具有根据所述至少一个读取位线上的信号为所述存储单元提供缓冲的隔离电路。
5.根据权利要求1所述的存储器计算单元，其能够执行选择性写入操作。
6.根据权利要求4所述的存储器计算单元，其进一步包括连接到补充读取位线的第二读取端口，所述补充读取位线能够耦合到至少一个其它存储器单元，并且通过接通所述存储器计算单元的所述补充读取字线在读取字线和所述读取位线上的一个存储器单元的存储单元数据之间具有第二逻辑结果。
7.根据权利要求3所述的存储器计算单元，其中所述转移PMOS晶体管断开以切断所述存储PMOS晶体管。
8.根据权利要求2所述的存储器计算单元，其中所述至少一个存储PMOS晶体管与所述转移PMOS晶体管中的每一个具有相同尺寸。
9.一种处理阵列，其包括：
布置成阵列的多个存储器单元，其中每一存储器单元具有带至少一个存储PMOS晶体管的存储单元、用于从所述存储单元读取数据的读取端口以及用于将数据写入到所述存储单元的写入端口，其中所述读取端口根据至少一个读取位线上的信号为所述存储单元提供缓冲，并且其中所述读取位线配置成提供对存储在所述存储单元中的一条数据的读取存取；
字线产生器，其耦合到用于所述阵列中的每一存储器单元的读取字...
【专利技术属性】
技术研发人员：P·庄，CH·张，舒立伦，
申请(专利权)人：GSI技术有限公司，
类型：发明
国别省市：美国;US
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。