一种芯片内电阻校正电路制造技术

本发明专利技术公开了一种芯片内电阻校正电路，属于芯片校正领域，包括：第一MOS管连接于电源电压和参考电阻之间，参考电阻的另一端接地；运算放大器根据参考电压和参考电阻的电压输出第一控制信号；第二MOS管连接于电源电压和参考节点之间；每一芯片内电阻所在的支路可控制地连接于参考节点与接地端之间；比较器根据参考节点的电压和参考电压产生比较信号；控制器于比较信号的作用下产生控制信号，控制每一芯片内电阻所在的支路导通或断开。本发明专利技术的有益效果在于：在芯片外部设置一个参考电阻，基于芯片内的参考电压，产生一个不受温度影响的电流，将该电流镜像到芯片内电阻中，调节内电阻的并联阻值，使其无限接近于参考电阻。

【技术实现步骤摘要】
一种芯片内电阻校正电路
本专利技术涉及芯片校正领域，具体涉及一种芯片内电阻校正电路。
技术介绍
在集成电路中，对于一些电阻值要求比较精确的场合，例如高速、高频芯片中，由于芯片内电阻在制造过程中受制作工艺、温度、工作环境的影响，电阻会发生漂移，造成电阻偏大或偏小，尤其是工艺制造引起的偏差无可避免，芯片内的集成电阻的电阻精度只有±17％，这样的精度是远远不够的，无法满足高精度的电阻值的要求。为了提高其精度，需要对芯片内电阻进行校正，现有技术通常会采用激光修调的方式进行校正，具体修调方式为：将激光束定位到电阻工件上，对电阻工件的薄膜基体进行切割，改变电阻工件的截面面积，从而改变电阻的阻值，使其达到规定的参数或阻值，这种处理方式成本高昂，且在修调过程中，因工作条件的改变而同样出现偏差，无法达到理想值，因此针对以上问题，迫切需要设计出一种芯片内电阻校正电路，以满足实际使用的需要。
技术实现思路
本专利技术的目的在于，提供一种芯片内电阻校正电路。本专利技术所解决的技术问题可以采用以下技术方案来实现：本专利技术提供一种芯片内电阻校正电路，包括：一第一MOS管，于一第一控制信号下可控制地连接于一电源电压和一参考电阻之间，所述参考电阻的另一端接地；一运算放大器，对一参考电压和所述参考电阻的电压进行运算输出所述第一控制信号；一第二MOS管，于所述第一控制信号下可控制地连接于所述电源电压和一参考节点之间；多个芯片内电阻，其中一所述芯片内电阻连接于所述参考节点与接地端之间，多个芯片内电阻中的其他每一所述芯片内电阻所在的支路可控制地连接于所述参考节点与所述接地端之间；一比较器，对所述参考节点的电压和所述参考电压比较产生一比较信号；一控制器，于所述比较信号的作用下产生控制信号，用于所述控制器基于二分法原则控制对应的每一所述芯片内电阻所在的支路导通或断开。优选地，还包括：多个开关，每一所述开关与一所述芯片内电阻连接于所述参考节点和接地端之间；每个所述开关的控制端连接所述控制器。优选地，每一所述开关采用一第三MOS管；每一所述第三MOS管的漏极连接于一所述芯片内电阻，每一所述第三MOS管的源极连接于所述接地端；每个所述第三MOS管的栅极连接所述控制器。优选地，后一支路上的所述第三MOS管的尺寸相比于前一支路上的所述第三MOS管的尺寸按照一预设比例减小；后一支路中的所述芯片内电阻的阻值相比于前一支路中的所述芯片内电阻的阻值成倍数增长；所述多个芯片内电阻、参考电阻、以及芯片的内置电阻的关系为：（1）其中，R0表示理想状态下的内置电阻的阻值；R1表示理想状态下的参考电阻的阻值；d表示所述内置电阻受外界环境影响后的偏移量；表示所有所述芯片内电阻并联后的阻值；采用上述公式（1），可求解得到；根据所述芯片内电阻的倍数关系以及并联原则，求解得到理想状态下的最小单位电阻的阻值x；则最小单位电阻的实际阻值为：（2）其中，y表示所述最小单位电阻对应的第三MOS管的电阻。优选地，所述运算放大器的同相输入端连接所述参考电压，所述运算放大器的反相输入端连接所述参考电阻的电压。优选地，所述参考电阻为精密电阻。优选地，所述第一MOS管的栅极连接所述运算放大器的输出端，所述第一MOS管的漏极连接所述运算放大器的反相输入端，所述第一MOS管的源极连接所述电源电压。优选地，所述第二MOS管的栅极连接所述运算放大器的输出端，所述第二MOS管的漏极连接所述参考节点，所述第二MOS管的源极连接所述电源电压。优选地，所述比较器的同相输入端连接所述参考节点，所述比较器的反相输入端连接所述参考电压，所述比较器的输出端连接所述控制器。优选地，还包括：第一缓冲器，所述第一缓冲器的输入端连接所述比较器的输出端；第二缓冲器，所述第二缓冲器的输入端连接所述第一缓冲器的输出端，所述第二缓冲器的输出端连接所述控制器。本专利技术技术方案的有益效果在于：本专利技术中在芯片的外部设置一个参考电阻，基于芯片内的参考电压，产生一个不受温度影响的电流，将该电流镜像到芯片内电阻中，将内电阻产生的电压与参考电压进行比较，进而调节内电阻的阻值，使得内电阻的阻值无限接近于参考电阻，进而实现芯片内电阻的校正。附图说明图1是本专利技术中一种芯片内电阻校正电路的电路示意图。具体实施方式下面将结合本专利技术实施例中的附图，对本专利技术实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本专利技术一部分实施例，而不是全部的实施例。基于本专利技术中的实施例，本领域普通技术人员在没有作出创造性劳动的前提下所获得的所有其他实施例，都属于本专利技术保护的范围。需要说明的是，在不冲突的情况下，本专利技术中的实施例及实施例中的特征可以相互组合。下面结合附图和具体实施例对本专利技术作进一步说明，但不作为本专利技术的限定。本专利技术提供一种芯片内电阻校正电路，属于芯片校正领域，如图1所示，包括：一第一MOS管M1，于一第一控制信号下可控制地连接于一电源电压VDD和一参考电阻R1之间，参考电阻R1的另一端接地；一运算放大器1，对参考电压和参考电阻R1的电压进行运算输出第一控制信号；一第二MOS管M2，于第一控制信号下可控制地连接于电源电压和一参考节点J1之间；多个芯片内电阻（R0、R11、R12…R1N），其中一芯片内电阻R0连接于参考节点与接地端之间，多个芯片内电阻中的其他每一芯片内电阻所在的支路可控制地连接于参考节点J1与接地端之间；一比较器2，对参考节点J1的电压和参考电压比较产生一比较信号；一控制器4，于比较信号的作用下产生控制信号，用于控制器4基于二分法原则控制对应的每一芯片内电阻所在的支路导通或断开。具体的，在本实施例中，芯片内有一个参考电压Vref，该参考电压Vref不会受环境影响，由于参考电阻R1的负反馈作用，运算放大器1会输出一个稳定的电压，运算放大器1根据芯片内的参考电压和外置的参考电阻R1的电压进行运算输出第一控制信号，第一MOS管M1于运算放大器1输出的第一控制信号下导通或截止，进而使得流经第一MOS管M1的电流比较稳定，不受温度影响而变化，第二MOS管M2将流经第一MOS管M1的稳定电流镜像到参考节点J1，比较器2将参考节点J1的电压与参考电压进行比较，控制器4根据比较器2输出的比较结果产生控制信号，并根据控制信号控制每一芯片内电阻所在的支路导通或断开，以调节内电阻的阻值，直到内电阻两端的电压（即参考节点J1的电压）无限接近于参考电压。进一步的，芯片内还包括：一内置电阻R0，内置电阻R0是一个常通电阻，内置电阻R0连接于参考节点J1和接地端之间，校正后，内置电阻R0和所有导通的支路上的芯片内电阻的并联阻值与参考电阻R1的阻值相等。作为优选的实施方式，还包括：多个开关（K1、K2…KN），每一开关（K1、K2…KN）与一芯片内电阻连接于参考节点J1和接地端之间。作为优选的实施方式，每个开关（K1、K2…KN）的本文档来自技高网...

【技术保护点】
1.一种芯片内电阻校正电路，其特征在于，包括：一第一MOS管，于一第一控制信号下可控制地连接于一电源电压和一参考电阻之间，所述参考电阻的另一端接地；一运算放大器，对一参考电压和所述参考电阻的电压进行运算输出所述第一控制信号；一第二MOS管，于所述第一控制信号下可控制地连接于所述电源电压和一参考节点之间；多个芯片内电阻，其中一所述芯片内电阻连接于所述参考节点与接地端之间，多个芯片内电阻中的其他每一所述芯片内电阻所在的支路可控制地连接于所述参考节点与所述接地端之间；一比较器，对所述参考节点的电压和所述参考电压比较产生一比较信号；一控制器，于所述比较信号的作用下产生控制信号，用于所述控制器基于二分法原则控制对应的每一所述芯片内电阻所在的支路导通或断开。/n

【技术特征摘要】
1.一种芯片内电阻校正电路，其特征在于，包括：一第一MOS管，于一第一控制信号下可控制地连接于一电源电压和一参考电阻之间，所述参考电阻的另一端接地；一运算放大器，对一参考电压和所述参考电阻的电压进行运算输出所述第一控制信号；一第二MOS管，于所述第一控制信号下可控制地连接于所述电源电压和一参考节点之间；多个芯片内电阻，其中一所述芯片内电阻连接于所述参考节点与接地端之间，多个芯片内电阻中的其他每一所述芯片内电阻所在的支路可控制地连接于所述参考节点与所述接地端之间；一比较器，对所述参考节点的电压和所述参考电压比较产生一比较信号；一控制器，于所述比较信号的作用下产生控制信号，用于所述控制器基于二分法原则控制对应的每一所述芯片内电阻所在的支路导通或断开。


2.根据权利要求1所述的一种芯片内电阻校正电路，其特征在于，还包括：多个开关，每一所述开关与一所述芯片内电阻连接于所述参考节点和接地端之间；每个所述开关的控制端连接所述控制器。


3.根据权利要求2所述的一种芯片内电阻校正电路，其特征在于，每一所述开关采用一第三MOS管；每一所述第三MOS管的漏极连接于一所述芯片内电阻，每一所述第三MOS管的源极连接于所述接地端；每个所述第三MOS管的栅极连接所述控制器。


4.根据权利要求3所述的一种芯片内电阻校正电路，其特征在于，后一支路上的所述第三MOS管的尺寸相比于前一支路上的所述第三MOS管的尺寸按照一预设比例减小；后一支路中的所述芯片内电阻的阻值相比于前一支路中的所述芯片内电阻的阻值成倍数增长；所述多个芯片内电阻、参考电阻、以及芯片的内置电阻的关系为：

（1）
其中，
R0表示理想状态下的内置电阻的阻值；
R1表示理想状态下的参考电阻...

【专利技术属性】
技术研发人员：田晓成，
申请(专利权)人：苏州裕太微电子有限公司，
类型：发明
国别省市：江苏;32