一种浪涌保护电路制造技术

本发明专利技术涉及一种浪涌保护电路，连接于以太网PHY芯片的第一连接端与第二连接端之间，包括：耦合电容，一端连接第一连接端，另一端连接第二连接端；第一二极管，第一二极管的阳极连接接地端，第一二极管的阴极连接第一连接端；第二二极管，第二二极管的阳极连接接地端，第二二极管的阴极连接第一连接端；至少一钳位电路，连接于第一连接端和接地端之间，和/或第二连接端和接地端之间。本发明专利技术通过在以太网PHY芯片的第一连接端MDIP与第二连接端MDIN之间设置耦合电容，当浪涌注入时，耦合电容为快速的交流信号注入提供有效的放电路径，以及设置钳位电路和二极管为慢速的直流信号注入提供有效的放电路径，实现浪涌保护。实现浪涌保护。实现浪涌保护。

【技术实现步骤摘要】
一种浪涌保护电路


[0001]本专利技术涉及以太网芯片
，尤其涉及一种浪涌保护电路。

技术介绍

[0002]浪涌是一种因为户外的雷击，或者高压电网的上电过程带来的大电流注入，以太网PHY芯片需要设置浪涌保护电路，以有效地应对浪涌冲击。
[0003]现有技术中如图1所示，通过在以太网PHY芯片的接口端MDIP和MDIN之间连接TVS(Transient Voltage Suppressor，瞬态电压抑制器)二极管以在接口端受到高能量冲击时，提供泄放通路，有效保护内部器件免受浪涌冲击，然而现有技术的浪涌保护电路保护不够彻底。

技术实现思路

[0004]针对上述问题，本专利技术提出一种浪涌保护电路。
[0005]一种浪涌保护电路，连接于以太网PHY芯片的第一连接端与第二连接端之间，包括：
[0006]耦合电容，所述耦合电容的一端连接所述第一连接端，所述耦合电容的另一端连接所述第二连接端；
[0007]第一二极管，所述第一二极管的阳极连接所述接地端，所述第一二极管的阴极连接所述第一连接端；
[0008]第二二极管，所述第二二极管的阳极连接所述接地端，所述第二二极管的阴极连接所述第一连接端；
[0009]至少两个钳位电路，包括第一钳位电路，连接于所述第一连接端和接地端之间；第二钳位电路，连接于所述第二连接端和接地端之间。
[0010]本专利技术所述的浪涌保护电路，所述钳位电路包括：
[0011]第一电阻，连接于所述第一连接端或第二连接端和第一参考节点之间；
[0012]第一NMOS管，于第一控制信号的作用下可控制地连接于所述第一连接端或所述第二连接端和接地端之间；
[0013]反相器，所述反相器的输入端连接所述第一参考节点，所述反相器的输出端产生所述第一控制信号；
[0014]多个串联连接的二极管，连接于所述第一参考节点和接地端之间。
[0015]本专利技术所述的浪涌保护电路，所述反相器包括第一PMOS管和第二NMOS管，所述第一PMOS管的源极连接所述第一连接端或所述第二连接端；所述第一PMOS管的漏极连接所述第一NMOS管的漏极并输出所述第一控制信号，所述第一NMOS管的源极连接接地端，所述第一PMOS管和所述第二NMOS管的栅极连接所述第一参考节点。
[0016]本专利技术所述的浪涌保护电路，所述第一连接端和所述第二连接端采用对称设置的蝶形焊盘。
[0017]本专利技术所述的浪涌保护电路，所述耦合电容通过梳状金属走线网络形成。
[0018]本专利技术所述的浪涌保护电路，包括M层金属布线层，M为大于等于3的自然数；所述蝶形焊盘形成于第M金属布线层，所述梳状金属走线网络形成于所述第M金属布线层下方的多个所述金属布线层中，包括横向梳状走线和纵向梳状走线，所述梳状金属走线网络与所述蝶形焊盘对应连接。
[0019]本专利技术所述的浪涌保护电路，同一所述金属布线层中的所述横向梳状走线包括交替设置的第一电极和第二电极，同一所述金属布线层中的所述纵向梳状走线包括交替设置的第一电极和第二电极，相邻的所述金属布线层中的第一电极通过第一通孔连接，相邻的所述金属布线层中的第二电极通过第二通孔连接。
[0020]本专利技术所述的浪涌保护电路，所述M层金属布线层的底部形成所述钳位电路和所述第一二极管、所述第二二极管。
[0021]本专利技术所述的浪涌保护电路，所述钳位电路的区域设置于所述梳状金属走线网络的下方，所述第一二极管、所述第二二极管的区域设置于所述蝶形焊盘的打线区域。
[0022]有益效果：本专利技术通过在以太网PHY芯片的第一连接端MDIP与第二连接端MDIN之间设置耦合电容，当浪涌注入时，耦合电容为快速的交流信号注入提供有效的放电路径，以及设置钳位电路和二极管为慢速的直流信号注入提供有效的放电路径，实现浪涌保护。
附图说明
[0023]图1是现有技术的以太网PHY芯片的浪涌保护电路示意图；
[0024]图2a是本专利技术的浪涌保护电路的示意图；
[0025]图2b是本专利技术正向浪涌时的放电路径示意图；
[0026]图3是本专利技术的钳位电路的示意图；
[0027]图4是本专利技术的金属布线层的俯视图
[0028]图5是本专利技术的金属布线层的侧视图。
具体实施方式
[0029]下面将结合本专利技术实施例中的附图，对本专利技术实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本专利技术一部分实施例，而不是全部的实施例。基于本专利技术中的实施例，本领域普通技术人员在没有作出创造性劳动的前提下所获得的所有其他实施例，都属于本专利技术保护的范围。
[0030]需要说明的是，在不冲突的情况下，本专利技术中的实施例及实施例中的特征可以相互组合。
[0031]下面结合附图和具体实施例对本专利技术作进一步说明，但不作为本专利技术的限定。
[0032]参照图2a和图2b，一种浪涌保护电路，连接于以太网PHY芯片的第一连接端MDIP与第二连接端MDIN之间，包括：
[0033]耦合电容10，耦合电容10的一端连接第一连接端MDIP，耦合电容10的另一端连接第二连接端MDIN；
[0034]第一二极管D1，第一二极管D1的阳极连接接地端GND，第一二极管D1的阴极连接第一连接端MDIP；
[0035]第二二极管D2，第二二极管D2的阳极连接接地端GND，第二二极管D2的阴极连接第一连接端MDIP；
[0036]至少两个钳位电路，包括第一钳位电路21，连接于第一连接端MDIP和接地端GND之间；第二钳位电路22，连接于第二连接端MDIN和接地端GND之间。
[0037]本专利技术通过在以太网PHY芯片的第一连接端MDIP与第二连接端MDIN之间设置耦合电容，当浪涌注入时，耦合电容为快速的交流信号注入提供有效的放电路径，以及设置钳位电路和二极管为慢速的直流信号注入提供有效的放电路径。参照图2b为第一连接端MDIP注入浪涌时(正向浪涌)的放电路径示意图，箭头方向即为电流泄放方向。
[0038]本专利技术的浪涌保护电路，参照图3，钳位电路包括：
[0039]第一电阻R1，连接于第一连接端MDIP或第二连接端MDIN和第一参考节点X之间；
[0040]第一NMOS管MC，于第一控制信号的作用下可控制地连接于第一连接端MDIP或第二连接端MDIN和接地端GND之间；
[0041]反相器211，反相器211的输入端连接第一参考节点X，反相器211的输出端产生第一控制信号；
[0042]多个串联连接的二极管D3～D6，连接于第一参考节点X和接地端GND之间。
[0043]当第一连接端MDIP或第二连接端MDIN在正常工作区间时，第一参考节点X处的电压VC跟随第一连接端MDIP或第二连接端MDIN的电压，反相器的输入端为1，输出端的第一控制信号为0，此时作为泄流管的第一NMOS管MC断开，当浪涌发生时，第一连接端MDIP或第二连接端MDIN本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种浪涌保护电路，其特征在于，连接于以太网PHY芯片的第一连接端与第二连接端之间，包括：耦合电容，所述耦合电容的一端连接所述第一连接端，所述耦合电容的另一端连接所述第二连接端；第一二极管，所述第一二极管的阳极连接所述接地端，所述第一二极管的阴极连接所述第一连接端；第二二极管，所述第二二极管的阳极连接所述接地端，所述第二二极管的阴极连接所述第一连接端；至少两个钳位电路，包括第一钳位电路，连接于所述第一连接端和接地端之间；第二钳位电路，连接于所述第二连接端和接地端之间。2.根据权利要求1所述的浪涌保护电路，其特征在于，所述钳位电路包括：第一电阻，连接于所述第一连接端或第二连接端和第一参考节点之间；第一NMOS管，于第一控制信号的作用下可控制地连接于所述第一连接端或所述第二连接端和接地端之间；反相器，所述反相器的输入端连接所述第一参考节点，所述反相器的输出端产生所述第一控制信号；多个串联连接的二极管，连接于所述第一参考节点和接地端之间。3.根据权利要求2所述的浪涌保护电路，其特征在于，所述反相器包括第一PMOS管和第二NMOS管，所述第一PMOS管的源极连接所述第一连接端或所述第二连接端；所述第一PMOS管的漏极连接所述第一NMOS管的漏极并输出所述第一控制信号，所述第一NMOS管的源极连接接地端，所述第一P...

【专利技术属性】
技术研发人员：林彦旭，潘先勇，崔元来，曾耀庆，朱全庆，车文毅，
申请(专利权)人：苏州裕太微电子有限公司，
类型：发明
国别省市：