半导体器件及制造该半导体器件的方法技术

公开了半导体器件及制造半导体器件的方法。所述方法包括：提供载体基板，所述载体基板包括导电层；将半导体裸片置于所述载体基板上；形成绝缘层以在所述载体基板上覆盖所述半导体裸片；形成通孔以在所述半导体裸片的侧方穿透所述绝缘层并暴露所述载体基板的所述导电层；执行电镀工艺以形成填充所述通孔的通路，在所述电镀工艺中所述载体基板的所述导电层用作晶种；在和所述绝缘层的第一表面上形成第一再分布层；去除所述载体基板；以及在所述半导体裸片的第二表面和所述绝缘层上形成第二再分布层，所述第一表面和所述第二表面彼此相对。

【技术实现步骤摘要】
半导体器件及制造该半导体器件的方法相关申请的交叉引用该申请要求于2020年2月3日在韩国知识产权局提交的韩国专利申请No.10-2020-0012762的优先权，其公开内容通过引用整体合并于此。
本专利技术构思涉及一种半导体器件，并且更具体地，涉及晶片和面板级半导体封装件。
技术介绍
提供半导体封装件以实现适合在电子产品中使用的集成电路芯片。通常，在半导体封装件中，半导体芯片被安装在印刷电路板(PCB)上，并且接合线或凸块用于将半导体芯片电连接到印刷电路板。随着电子工业的最新发展，半导体封装件得到各种开发，以达到尺寸紧凑、重量轻和/或制造成本低的目标。另外，各种半导体封装件随着其应用领域(例如大容量存储装置)的扩展而出现。随着半导体芯片的高度集成，半导体芯片的尺寸变得越来越小。然而，由于半导体芯片的尺寸小，因此难以附着、处理和测试焊球。另外，在根据半导体芯片的尺寸获取多样化的安装板时可能会出现问题。为了解决其中一些问题，提出了扇出型晶片级封装件(FO-WLP)和扇出型面板级封装件(FO-PLP)。
技术实现思路
本专利技术构思的一些示例实施例提供了具有减少的缺陷的半导体器件及制造该半导体器件的方法。本专利技术构思的目的不限于上述提到的，并且本领域技术人员根据以下描述将清楚地理解以上未提及的其他目的。根据本专利技术构思的一些示例实施例，一种制造半导体器件的方法可以包括：提供载体基板，所述载体基板包括导电层；将半导体裸片置于所述载体基板上；形成绝缘层以在所述载体基板上覆盖所述半导体裸片；形成通孔以在所述半导体裸片的侧方穿透所述绝缘层并暴露所述载体基板的所述导电层；执行电镀工艺以形成填充所述通孔的通路，在所述电镀工艺中所述载体基板的所述导电层用作晶种；在所述绝缘层的第一表面上形成第一再分布层；去除所述载体基板；以及在所述半导体裸片的第二表面和所述绝缘层上形成第二再分布层，所述第一表面和所述第二表面彼此相对。根据本专利技术构思的一些示例实施例，一种制造半导体器件的方法可以包括：提供载体基板；将半导体裸片置于所述载体基板上，以使所述半导体裸片的有源表面面对所述载体基板；在所述载体基板上形成绝缘层，所述绝缘层围绕所述半导体裸片；蚀刻所述绝缘层以形成穿透所述绝缘层的通孔；形成晶种层以覆盖所述通孔的底表面和内侧表面；形成填充所述通孔的通路；在所述半导体裸片和所述绝缘层上方形成第一再分布层；去除所述载体基板，其中，去除所述载体基板包括：在去除所述载体基板时同时去除所述晶种层的一部分，所述晶种层的所述一部分位于所述通孔的所述底表面上；以及在所述半导体裸片和所述绝缘层下方形成第二再分布层。所述通孔的所述底表面所在的水平高度可以低于所述半导体裸片的所述有源表面的水平高度并且低于所述绝缘层的底表面的水平高度。根据本专利技术构思的一些示例实施例，一种半导体器件可以包括：下再分布层；半导体裸片，所述半导体裸片位于所述下再分布层上；绝缘层，所述绝缘层位于所述下再分布层上，所述绝缘层围绕所述半导体裸片；通路，所述通路穿透所述绝缘层并耦接到所述下再分布层的再分布图案；晶种层，所述晶种层位于所述通路与所述绝缘层之间，所述晶种层围绕所述通路的侧表面；以及上再分布层，所述上再分布层位于所述绝缘层和所述半导体裸片上，所述上再分布层耦接到所述通路。所述通路的底表面相对于所述晶种层被暴露。所述通路可以延伸到所述下再分布层中。附图说明图1至图22示出了根据本专利技术构思的一些示例实施例的制造半导体器件的方法的截面图，其中，图22示出了根据本专利技术构思的一些示例实施例的半导体器件的截面图。图23示出了根据本专利技术构思的一些示例实施例的半导体器件的截面图。图24示出了根据本专利技术构思的一些示例实施例的半导体器件的截面图。具体实施方式下面将结合附图描述根据本专利技术构思的制造半导体器件的方法。图1至图22示出了根据本专利技术构思的一些示例实施例的制造半导体器件的方法的截面图。图1至图7、图9至图14、图17至图19、图21和图22示出了根据本专利技术构思的一些示例实施例的制造半导体器件的方法的截面图。图8示出了图7的部分A的放大图。图15和图16示出了图14的部分B的放大图。图20示出了图19的部分C的放大图。图22示出了根据本专利技术构思的一些示例实施例的半导体器件的截面图。参照图1，可以提供第一载体基板700。第一载体基板700可以包括第一支撑基板710、导电层720和第一释放层730。第一支撑基板710可以是载体或设置在载体上的辅助工具。第一支撑基板710可以例如由玻璃、塑料、金属或任何其他合适的材料形成。导电层720可以形成在第一支撑基板710上。可以通过在第一支撑基板710上执行涂覆或沉积工艺来形成导电层720。导电层720可以包括诸如铜(Cu)的金属。例如，导电层720可以是可拆卸的铜箔。第一释放层730可以形成在导电层720上。第一释放层730可以是双面胶带或粘合剂层。当第一释放层730是双面胶带时，可以采用真空层压工艺将第一释放层730附接到导电层720上。当第一释放层730是粘合剂层时，可以涂覆粘合剂材料以形成第一释放层730。第一载体基板700还可以包括设置在第一释放层730上的阻挡物(dam)732。阻挡物732可以具有从第一释放层730向上突出的形状。阻挡物732可以限定在后续工艺中在其上安装半导体裸片(die)200的区域。阻挡物732可以包括与第一释放层730的材料相同的材料。或者，第一载体基板700可以不包括阻挡物732。根据如图2所示的一些其他实施例，第一载体基板700’可以包括导电基板715和第一释放层730。导电基板715可以足够厚以用作第一支撑基板(参见图1的第一支撑基板710)和导电层(参见图1的导电层720)两者。导电基板715可以包括选自钛(Ti)和钽(Ta)中的至少一种的材料。第一释放层730可以形成在导电基板715上。第一释放层730可以是双面胶带或粘合剂层。以下将集中于图1的实施例。参照图3，可以在第一载体基板700上设置半导体裸片200。半导体裸片200的有源表面可以面对第一载体基板700。可以在半导体裸片200的有源表面上设置多个裸片焊盘210。例如，半导体裸片200可以被设置为允许裸片焊盘210与第一载体基板700的第一释放层730接触。如本文所使用的术语“接触”是指直接连接(即，触碰)，除非上下文另有说明。裸片焊盘210可以将半导体裸片200的有源表面与第一释放层730的顶表面分隔开。裸片焊盘210可以设置在由阻挡物732限定的区域中。例如，可以沿着半导体裸片200的外边缘定位阻挡物732。参照图4，可以在第一载体基板700上形成绝缘层300。可以通过在第一载体基板700上涂覆绝缘材料来形成绝缘层300。可以在第一载体基板700上涂覆绝缘材料以覆盖半导体裸片200。绝缘层300可以覆盖半导体裸片200的顶表面和侧表面。阻挡物732可以防止绝缘材料进入半导体裸片200与第一载体基板700之间的空间。绝缘层300可本文档来自技高网...

【技术保护点】
1.一种制造半导体器件的方法，所述方法包括：/n提供载体基板，所述载体基板包括导电层；/n将半导体裸片置于所述载体基板上；/n形成绝缘层以在所述载体基板上覆盖所述半导体裸片；/n形成通孔以在所述半导体裸片的侧方穿透所述绝缘层并暴露所述载体基板的所述导电层；/n执行电镀工艺以形成填充所述通孔的通路，在所述电镀工艺中所述载体基板的被暴露的所述导电层用作晶种；/n在所述绝缘层的第一表面上形成第一再分布层；/n去除所述载体基板；以及/n在所述半导体裸片和所述绝缘层的第二表面上形成第二再分布层，所述第一表面和所述第二表面彼此相对。/n

【技术特征摘要】
20200203 KR 10-2020-00127621.一种制造半导体器件的方法，所述方法包括：
提供载体基板，所述载体基板包括导电层；
将半导体裸片置于所述载体基板上；
形成绝缘层以在所述载体基板上覆盖所述半导体裸片；
形成通孔以在所述半导体裸片的侧方穿透所述绝缘层并暴露所述载体基板的所述导电层；
执行电镀工艺以形成填充所述通孔的通路，在所述电镀工艺中所述载体基板的被暴露的所述导电层用作晶种；
在所述绝缘层的第一表面上形成第一再分布层；
去除所述载体基板；以及
在所述半导体裸片和所述绝缘层的第二表面上形成第二再分布层，所述第一表面和所述第二表面彼此相对。


2.根据权利要求1所述的方法，所述方法还包括：
在执行所述电镀工艺之前，形成覆盖所述通孔的底表面和内侧表面的晶种层。


3.根据权利要求2所述的方法，其中，所述晶种层包括位于所述通孔的所述底表面上的第一部分和位于所述通孔的所述内侧表面上的第二部分，
其中，当去除所述载体基板时同时去除所述晶种层的所述第一部分。


4.根据权利要求1所述的方法，其中，所述电镀工艺利用施加到所述载体基板的所述导电层的电力。


5.根据权利要求1所述的方法，其中，在去除所述载体基板之后，所述通路的底表面被暴露。


6.根据权利要求1所述的方法，其中，所述通孔延伸到所述载体基板中。


7.根据权利要求6所述的方法，其中，所述通路的底表面突出超过所述绝缘层的所述第二表面。


8.根据权利要求1所述的方法，其中，形成所述第二再分布层包括：
在所述半导体裸片和所述绝缘层的所述第二表面上形成介电层；
形成图案孔以穿透所述介电层并暴露所述通路的底表面；
在所述图案孔中形成晶种图案以接触所述通路的所述底表面；以及
在所述晶种图案上形成再分布图案。


9.根据权利要求8所述的方法，其中，在所述通路与所述晶种图案之间的界面处，所述通路的宽度大于所述晶种图案的宽度。


10.根据权利要求1所述的方法，其中，
所述半导体裸片的所述第二表面是有源表面，并且
所述半导体裸片的多个裸片焊盘电连接到所述第二再分布层。


11.根据权利要求10所述的方法，其中，
所述载体基板包括位于所述载体基板的顶表面上的阻挡物，
在去除所述载体基板之前，所述绝缘层围绕所述半导体裸片下方的所述裸片焊盘，
所述裸片焊盘的底表面位于与所述绝缘层的底表面的水平高度相同的水平高度处，并且
在形成所述第二再分布层期间，所述第二再分布层的介电层填充所述绝缘层与所述裸片焊盘之间的空间。


12.一种制造半导体器件的方法，所述方法包括：
提供载体基板；
将半导体裸片置于所述载体基板上，以使所述半导体裸片的有源表面面对所述载体基板；
在...

【专利技术属性】
技术研发人员：李昌普，孙瓘后，吴俊锡，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：韩国;KR