一种定时测量方法及时间数字变换器技术

本公开提供了一种定时测量方法及时间数字变换器，定时测量方法包括：通过被测信号触发振荡环产生振荡脉冲，直至振荡脉冲与系统时钟对齐；振荡脉冲与系统时钟对齐后，产生结束信号；通过结束信号计算被测信号的出现时刻。该方法使用的内插技术只需一个振荡环，极大地降低了硬件资源消耗，当振荡脉冲上升沿与系统时钟上升沿或者下降沿对齐时即认为测量结束，因此降低测量死时间，振荡环周期可通过在线编程的方式进行改变，大大降低了该时间数字变换器在FPGA上的实现难度。

【技术实现步骤摘要】
一种定时测量方法及时间数字变换器
本公开涉及时间量的数字化测量领域，尤其涉及一种定时测量方法及时间数字变换器。
技术介绍
时间数字变换器(TDC：Time-Digital-Converter)是一种将时间量转化为数字量以实现记录一个事件发生时刻的功能器件。对于两个事件之间的时间间隔的测量，一般可以由两个TDC分别测量两个事件的发生时刻，两个发生时刻的差值就是该两个事件的时间间隔。目前，TDC的实现载体主要包括基于ASIC(ApplicationSpecificIntegratedCircuit)专用芯片和基于FPGA(FieldProgrammableGateArray)可编程器件两种。随着FPGA技术的不断发展，单片FPGA能够提供的逻辑资源量越来越大，其可编程配置的灵活性也越来越强，FPGA已经成为数字系统集成设计的平台。在此平台上，实现时间量的测量，无疑对基于FPGA的数据获取和处理系统有重要意义。基于FPGA时间数字变换器，基本的实现方法是用一个高速时钟计数器，在被测信号到来时，记录下当时的计数器的状态，再利用内插技术获得被测信号在一个系统时钟周期内的精细位置。在FPGA上搭建两个振荡环产生两路具有不同周期的脉冲信号，以“游标卡尺”的方法实现内插，可以以较少的硬件资源实现较高的分辨率性能。但该方法的死时间较大，且现有技术在实施时往往需要频繁地修改设计并验证，增大了实施难度。
技术实现思路
(一)要解决的技术问题本公开提出了一种定时测量方法及时间数字变换器，以较低的硬件资源消耗和较短的测量死时间，实现对被测信号的出现时刻的测量，且该方法在FPGA上实施简单方便。(二)技术方案为达到上述目的，本公开提供了一种定时测量方法，包括：通过被测信号触发振荡环产生振荡脉冲，直至所述振荡脉冲与系统时钟对齐；所述振荡脉冲与所述系统时钟对齐后，产生结束信号；通过结束信号计算所述被测信号的出现时刻。在本公开的一些实施例中，所述振荡脉冲与系统时钟对齐包括：根据符合电路通过触发器采样的方式确定所述振荡脉冲上升沿与所述系统时钟上升沿对齐。在本公开的一些实施例中，所述振荡脉冲与系统时钟对齐包括：根据符合电路通过触发器采样的方式确定所述振荡脉冲上升沿与所述系统时钟下降沿对齐。在本公开的一些实施例中，通过被测信号触发振荡环产生振荡脉冲前还包括：调整所述振荡脉冲的频率，使所述振荡脉冲的频率大于所述系统时钟的频率。在本公开的一些实施例中，所述调整所述振荡脉冲的频率，使所述振荡脉冲的频率大于所述系统时钟的频率包括：通过状态控制字控制所述振荡环进入调频状态；所述振荡环进入调频状态后，通过频率控制字调整所述振荡脉冲的频率。在本公开的一些实施例中，所述通过结束信号计算所述被测信号的出现时刻包括：通过所述结束信号记录细计数器的值、粗计数器的值和标志信号；根据如下公式计算所述被测信号的出现时刻：t＝(m-n)Ts+(n-2)r+FTsp；其中，t表示为所述被测信号的出现时刻；m表示为所述粗计数器的值，n表示为所述细计数器的值，Ts表示为所述系统时钟的周期，r表示为分辨率，F表示为所述标志信号，Tsp表示为所述系统时钟的正脉宽。本公开还提供了一种使用上述定时测量方法的时间数字变换器，包括：振荡环，用于产生振荡脉冲；细计数器，用于记录所述振荡脉冲的振荡数；粗计数器，用于产生测量结束时的计数信号；符合电路，用于判断所述振荡脉冲与所述系统时钟对齐，并产生符合信号、标志信号和结束信号；其中，所述符合信号用于控制所述振荡环停止振荡，所述标志信号用于区分所述振荡脉冲与所述系统时钟对齐，所述结束信号用于记录所述细计数器、所述标志信号及所述粗计数器的值。在本公开的一些实施例中，所述振荡环的个数为一个。在本公开的一些实施例中，所述振荡环包括：异或门，用于实现反向功能；多个多路选择器，所述多个多路选择器相互串联后，与所述异或门相连。(三)有益效果从上述技术方案可以看出，本公开的一种定时测量方法及时间数字变换器至少具有以下有益效果其中之一或其中一部分：本公开中的定时测量方法及时间数字变换器中使用的内插技术只需一个振荡环，极大地降低了硬件资源消耗。当振荡脉冲上升沿与系统时钟上升沿或者下降沿对齐时即认为测量结束，因此降低测量死时间。振荡环周期可通过在线编程的方式进行改变，大大降低了该时间数字变换器在FPGA上的实现难度。附图说明图1是本公开实施例中的定时测量方法流程图；图2是本公开实施例中的时间数字转换器的结构框图；图3是本公开实施例中的振荡环的原理图；图4是本公开实施例中的符合电路的原理图；图5(a)是本公开实施例中标志信号为0下的时间标记器的bin宽分布图；图5(b)是本公开实施例中标志信号为1下的时间标记器的bin宽分布图；图6是本公开实施例中的多TDC组合方案原理图；图7(a)是本公开实施例中的多通道模式下组合TDC基本单元的测量结果；图7(b)是本公开实施例中的高精度模式下组合TDC基本单元的测量结果；图7(c)是本公开实施例中的高转换速率模式下组合TDC基本单元的测量结果。具体实施方式本公开提供了一种定时测量方法及时间数字变换器，定时测量方法包括：通过被测信号触发振荡环产生振荡脉冲，直至振荡脉冲与系统时钟对齐；振荡脉冲与系统时钟对齐后，产生结束信号；通过结束信号计算被测信号的出现时刻。该方法使用的内插技术只需一个振荡环，极大地降低了硬件资源消耗，当振荡脉冲上升沿与系统时钟上升沿或者下降沿对齐时即认为测量结束，因此降低测量死时间，振荡环周期可通过在线编程的方式进行改变，大大降低了该时间数字变换器在FPGA上的实现难度。为使本公开的目的、技术方案和优点更加清楚明白，以下结合具体实施例，并参照附图，对本公开作进一步的详细说明。但是，本公开能够以不同形式实施，而不应当解释为局限于这里提出的实施例。相反地，提供这些实施例将使公开彻底和完全，并且将本公开的范围完全地传递给本领域技术人员。在附图中，为了清楚，层和区的尺寸以及相对尺寸可能被夸大，自始至终相同附图标记表示相同元件。以下，将参照附图来描述本公开的实施例。但是应该理解，这些描述只是示例性的，而并非要限制本公开的范围。在下面的详细描述中，为便于解释，阐述了许多具体的细节以提供对本公开实施例的全面理解。然而，明显地，一个或多个实施例在没有这些具体细节的情况下也可以被实施。此外，在以下说明中，省略了对公知结构和技术的描述，以避免不必要地混淆本公开的概念。在此使用的术语仅仅是为了描述具体实施例，而并非意在限制本公开。在此使用的术语“包括”、“包含”等表明了所述特征、步骤、操作和/或部件的存在，但是并不排除存在或添加一个或多个其他特征、步骤、本文档来自技高网...

【技术保护点】
1.一种定时测量方法，包括：/n通过被测信号触发振荡环产生振荡脉冲，直至所述振荡脉冲与系统时钟对齐；/n所述振荡脉冲与所述系统时钟对齐后，产生结束信号；/n通过结束信号计算所述被测信号的出现时刻。/n

【技术特征摘要】
1.一种定时测量方法，包括：
通过被测信号触发振荡环产生振荡脉冲，直至所述振荡脉冲与系统时钟对齐；
所述振荡脉冲与所述系统时钟对齐后，产生结束信号；
通过结束信号计算所述被测信号的出现时刻。


2.根据权利要求1所述的一种定时测量方法，其中，所述振荡脉冲与系统时钟对齐包括：
根据符合电路通过触发器采样的方式确定所述振荡脉冲上升沿与所述系统时钟上升沿对齐。


3.根据权利要求1所述的一种定时测量方法，其中，所述振荡脉冲与系统时钟对齐包括：
根据符合电路通过触发器采样的方式确定所述振荡脉冲上升沿与所述系统时钟下降沿对齐。


4.根据权利要求1所述的一种定时测量方法，通过被测信号触发振荡环产生振荡脉冲前还包括：
调整所述振荡脉冲的频率，使所述振荡脉冲的频率大于所述系统时钟的频率。


5.根据权利要求4所述的一种定时测量方法，其中，所述调整所述振荡脉冲的频率，使所述振荡脉冲的频率大于所述系统时钟的频率包括：
通过状态控制字控制所述振荡环进入调频状态；
所述振荡环进入调频状态后，通过频率控制字调整所述振荡脉冲的频率。


6.根据权利要求1所述的一种定时测量方法，其中，所述通过结束信号计算所述被测信号...

【专利技术属性】
技术研发人员：王永纲，张剑锋，
申请(专利权)人：中国科学技术大学，
类型：发明
国别省市：安徽;34