多次外延制作的超结屏蔽栅结构IGBT制造技术

本实用新型专利技术涉及一种多次外延制作的超结屏蔽栅结构IGBT及制造方法，它包括它包括第二导电类型集电极、第一导电类型缓冲层、第一导电类型衬底、第一导电类型外延层、第一导电类型柱、第二导电类型柱、第二导电类型体区、第一导电类型发射极、绝缘介质层、发射极金属、屏蔽栅氧化层、屏蔽栅多晶硅、屏蔽栅盖板、栅极氧化层与栅极导电多晶硅。本实用新型专利技术可调节器件的电场分布，实现在低的阈值下有更有效的饱和电流，提高开关速度，降低开关损耗，实现更加稳定的安全工作区域。

【技术实现步骤摘要】
多次外延制作的超结屏蔽栅结构IGBT
本技术属于微电子
，具体地说是一种多次外延制作的超结屏蔽栅结构IGBT。
技术介绍
目前的IGBT器件结构如图13所示，它包括第二导电类型集电极1、第一导电类型缓冲层2、第一导电类型衬底3、第二导电类型体区5、第一导电类型发射极6、绝缘介质层7、发射极金属8、栅极氧化层12与栅极导电多晶硅13。它在第一导电类型衬底3的正面向下开设有沟槽，在沟槽的侧面以及底面设置栅极氧化层12，在栅极氧化层12内设置栅极导电多晶硅13，在第一导电类型衬底3的正面经过高浓度第二导电类型杂质离子注入与推进，形成第二导电类型体区5，在第二导电类型体区5的正面经过高浓度第一导电类型杂质离子注入与推进，形成第一导电类型发射极6，在第一导电类型发射极6的正面设置绝缘介质层7，在绝缘介质层7的正面设置发射极金属8，发射极金属8通过通孔与第二导电类型体区5以及第一导电类型发射极6欧姆接触；在第一导电类型衬底3的背面设置第一导电类型缓冲层2，在第一导电类型缓冲层2的背面设置第二导电类型集电极1。
技术实现思路
本技术的目的是克服现有技术中存在的不足，提供一种可在同等面积下实现更优效果的多次外延制作的超结屏蔽栅结构IGBT。按照本技术提供的技术方案，所述多次外延制作的超结屏蔽栅结构IGBT，它包括第二导电类型集电极、第一导电类型缓冲层、第一导电类型衬底、第一导电类型外延层、第一导电类型柱、第二导电类型柱、第二导电类型体区、第一导电类型发射极、绝缘介质层、发射极金属、屏蔽栅氧化层、屏蔽栅多晶硅、屏蔽栅盖板、栅极氧化层与栅极导电多晶硅；在第一导电类型衬底的正面设置第一导电类型外延层，在第一导电类型外延层的正面向下开设沟槽，在沟槽的下段侧面以及底面设置屏蔽栅氧化层，在屏蔽栅氧化层内设置屏蔽栅多晶硅，在屏蔽栅多晶硅上设置屏蔽栅盖板，在沟槽的上段侧面设置栅极氧化层，在栅极氧化层内设置栅极导电多晶硅；在第一导电类型外延层的正面经过高浓度第二导电类型杂质离子注入与推进，形成第二导电类型体区，在第二导电类型体区的正面经过高浓度第一导电类型杂质离子注入与推进，形成第一导电类型发射极，在第一导电类型发射极的正面设置绝缘介质层，在绝缘介质层的正面设置发射极金属，发射极金属通过通孔与第二导电类型体区以及第一导电类型发射极欧姆接触；在第一导电类型衬底的背面设置第一导电类型缓冲层，在第一导电类型缓冲层的背面设置第二导电类型集电极；在对应第二导电类型体区位置的第一导电类型外延层内设有第二导电类型柱，相邻第二导电类型柱之间设有第一导电类型柱，且第二导电类型柱深入到第一导电类型衬底内。作为优选，所述沟槽的宽度为0.2um-2um，屏蔽栅盖板的背面至沟槽的底面之间的距离为1um-10um。作为优选，所述栅极导电多晶硅的宽度大于屏蔽栅多晶硅的宽度，栅极氧化层的厚度小于屏蔽栅氧化层的厚度。作为优选，对于N型器件，第一导电类型为N型导电，第二导电类型为P型导电；对于P型器件，第一导电类型为P型导电，第二导电类型为N型导电。本技术可调节器件的电场分布，实现在低的阈值下有更有效的饱和电流，提高开关速度，降低开关损耗，实现更加稳定的安全工作区域。附图说明图1是经过实施例1的步骤一处理后的结构图。图2是经过实施例1的步骤二处理后的结构图。图3是经过实施例1的步骤三处理后的结构图。图4是经过实施例1的步骤四处理后的结构图。图5是经过实施例1的步骤五处理后的结构图。图6是经过实施例1的步骤六处理后的结构图。图7是经过实施例1的步骤七处理后的结构图。图8是经过实施例1的步骤八处理后的结构图。图9是经过实施例1的步骤九处理后的结构图。图10是经过实施例1的步骤十处理后的结构图。图11是经过实施例1的步骤十一处理后的结构图。图12是经过实施例1的步骤十二处理后的结构图。图13是现有技术中的IGBT的结构图。具体实施方式下面结合具体实施例对本技术作进一步说明。实施例1一种多次外延制作的超结屏蔽栅结构IGBT，如图12所示，它包括第二导电类型集电极1、第一导电类型缓冲层2、第一导电类型衬底3、第一导电类型外延层4、第一导电类型柱41、第二导电类型柱42、第二导电类型体区5、第一导电类型发射极6、绝缘介质层7、发射极金属8、屏蔽栅氧化层9、屏蔽栅多晶硅10、屏蔽栅盖板11、栅极氧化层12与栅极导电多晶硅13；在第一导电类型衬底3的正面设置第一导电类型外延层4，在第一导电类型外延层4的正面向下开设沟槽，在沟槽的下段侧面以及底面设置屏蔽栅氧化层9，在屏蔽栅氧化层9内设置屏蔽栅多晶硅10，在屏蔽栅多晶硅10上设置屏蔽栅盖板11，在沟槽的上段侧面设置栅极氧化层12，在栅极氧化层12内设置栅极导电多晶硅13；在第一导电类型外延层4的正面经过高浓度第二导电类型杂质离子注入与推进，形成第二导电类型体区5，在第二导电类型体区5的正面经过高浓度第一导电类型杂质离子注入与推进，形成第一导电类型发射极6，在第一导电类型发射极6的正面设置绝缘介质层7，在绝缘介质层7的正面设置发射极金属8，发射极金属8通过通孔与第二导电类型体区5以及第一导电类型发射极6欧姆接触；在第一导电类型衬底3的背面设置第一导电类型缓冲层2，在第一导电类型缓冲层2的背面设置第二导电类型集电极1；在对应第二导电类型体区5位置的第一导电类型外延层4内设有第二导电类型柱42，相邻第二导电类型柱42之间设有第一导电类型柱41，且第二导电类型柱42深入到第一导电类型衬底3内。所述沟槽的宽度为0.2um-2um，屏蔽栅盖板11的背面至沟槽的底面之间的距离为1um-10um。所述栅极导电多晶硅13的宽度大于屏蔽栅多晶硅10的宽度，栅极氧化层12的厚度小于屏蔽栅氧化层9的厚度。上述多次外延制作的超结屏蔽栅结构IGBT的制造方法包括以下步骤：步骤一、提供第一导电类型第一衬底3，在第一导电类型衬底3的正面淀积外延单元层，在外延单元层内注入低浓度第一导电类型杂质离子，以形成第一导电类型外延单元层，如图1所示；步骤二、以光刻胶为阻挡，在第一导电类型外延单元层的部分区域中注入第二导电类型杂质离子，如图2所示；步骤三、连续做若干次外延单元层淀积、低浓度第一导电类型杂质离子注入以及部分区域中第二导电类型杂质离子注入，以形成第一导电类型外延层4，然后在第一导电类型外延层4的正面再淀积一层外延单元层，在该外延单元层内注入低浓度第一导电类型杂质离子，如图3所示；步骤四、在第一导电类型外延层4中进行第二导电类型杂质离子推进形成第二导电类型柱42，相邻第二导电类型柱42之间设有第一导电类型柱41，然后光刻和刻蚀出沟槽，如图4所示；步骤五、在沟槽的侧面以及底面生长出二氧化硅，如图5所示；步骤六、在沟槽内淀积出多晶硅，然后光照刻蚀掉部分二氧化硅与多晶本文档来自技高网...

【技术保护点】
1.一种多次外延制作的超结屏蔽栅结构IGBT，它包括第二导电类型集电极（1）、第一导电类型缓冲层（2）、第一导电类型衬底（3）、第一导电类型外延层（4）、第一导电类型柱（41）、第二导电类型柱（42）、第二导电类型体区（5）、第一导电类型发射极（6）、绝缘介质层（7）、发射极金属（8）、屏蔽栅氧化层（9）、屏蔽栅多晶硅（10）、屏蔽栅盖板（11）、栅极氧化层（12）与栅极导电多晶硅（13）；/n在第一导电类型衬底（3）的正面设置第一导电类型外延层（4），在第一导电类型外延层（4）的正面向下开设沟槽，在沟槽的下段侧面以及底面设置屏蔽栅氧化层（9），在屏蔽栅氧化层（9）内设置屏蔽栅多晶硅（10），在屏蔽栅多晶硅（10）上设置屏蔽栅盖板（11），在沟槽的上段侧面设置栅极氧化层（12），在栅极氧化层（12）内设置栅极导电多晶硅（13）；/n在第一导电类型外延层（4）的正面经过高浓度第二导电类型杂质离子注入与推进，形成第二导电类型体区（5），在第二导电类型体区（5）的正面经过高浓度第一导电类型杂质离子注入与推进，形成第一导电类型发射极（6），在第一导电类型发射极（6）的正面设置绝缘介质层（7），在绝缘介质层（7）的正面设置发射极金属（8），发射极金属（8）通过通孔与第二导电类型体区（5）以及第一导电类型发射极（6）欧姆接触；在第一导电类型衬底（3）的背面设置第一导电类型缓冲层（2），在第一导电类型缓冲层（2）的背面设置第二导电类型集电极（1）；/n其特征是：在对应第二导电类型体区（5）位置的第一导电类型外延层（4）内设有第二导电类型柱（42），相邻第二导电类型柱（42）之间设有第一导电类型柱（41），且第二导电类型柱（42）深入到第一导电类型衬底（3）内。/n...

【技术特征摘要】
1.一种多次外延制作的超结屏蔽栅结构IGBT，它包括第二导电类型集电极（1）、第一导电类型缓冲层（2）、第一导电类型衬底（3）、第一导电类型外延层（4）、第一导电类型柱（41）、第二导电类型柱（42）、第二导电类型体区（5）、第一导电类型发射极（6）、绝缘介质层（7）、发射极金属（8）、屏蔽栅氧化层（9）、屏蔽栅多晶硅（10）、屏蔽栅盖板（11）、栅极氧化层（12）与栅极导电多晶硅（13）；
在第一导电类型衬底（3）的正面设置第一导电类型外延层（4），在第一导电类型外延层（4）的正面向下开设沟槽，在沟槽的下段侧面以及底面设置屏蔽栅氧化层（9），在屏蔽栅氧化层（9）内设置屏蔽栅多晶硅（10），在屏蔽栅多晶硅（10）上设置屏蔽栅盖板（11），在沟槽的上段侧面设置栅极氧化层（12），在栅极氧化层（12）内设置栅极导电多晶硅（13）；
在第一导电类型外延层（4）的正面经过高浓度第二导电类型杂质离子注入与推进，形成第二导电类型体区（5），在第二导电类型体区（5）的正面经过高浓度第一导电类型杂质离子注入与推进，形成第一导电类型发射极（6），在第一导电类型发射极（6）的正面设置绝缘介质层（7），在绝缘介质层（7）的正面设置发射极金属（8），发...

【专利技术属性】
技术研发人员：廖巍，张海涛，
申请(专利权)人：无锡紫光微电子有限公司，
类型：新型
国别省市：江苏;32