【技术实现步骤摘要】
【国外来华专利技术】半导体封装体的制造方法和其中使用的粘合片
本专利技术涉及半导体封装体的制造方法和其中使用的粘合片。
技术介绍
近年来,为了提高印刷线路板的安装密度而实现小型化,逐渐广泛地进行印刷线路板的多层化。以轻质化、小型化的目的,在较多便携电子设备中利用这样的多层印刷线路板。并且,对于该多层印刷线路板,要求层间绝缘层的厚度的进一步降低和制成布线板时更进一步轻质化。作为满足这种要求的技术,采用使用无芯积层法的多层印刷线路板制造方法。无芯积层法是指下述方法:通过被称为积层法的方法在所谓的芯(芯材)上交替地层叠(积层)绝缘层和布线层而多层化后,去除芯(芯材)而仅由积层层形成布线板。在无芯积层法中,提出了如下方案:为了能够容易地进行支撑体与多层印刷线路板的剥离,使用带载体的铜箔。例如,专利文献1(日本特开2005-101137号公报)公开了一种用于搭载半导体元件的封装基板的制造方法,其包括:在带载体的铜箔的载体面贴附绝缘树脂层而作为支撑体,通过光致抗蚀剂加工、图案电解镀铜、抗蚀剂去除等工序在带载体的铜箔的极薄铜层侧形成第一布线导体后,形 ...
【技术保护点】
1.一种半导体封装体的制造方法,其包括:/n工序(a):准备粘合片的工序,所述粘合片具备:基材片;可溶性粘合层,其以不连续图案设置于该基材片的至少一个面;和线状的堤坝粘合层,其包围所述面中存在所述可溶性粘合层的区域的周围;/n工序(b):制作第1层叠体的工序,所述第1层叠体在第1支撑基板上具备重布线层;/n工序(c):得到第2层叠体的工序,其使用所述粘合片,得到第2支撑基板夹着所述可溶性粘合层和所述堤坝粘合层而结合于所述第1层叠体的所述重布线层一侧的表面的第2层叠体;/n工序(d):得到第3层叠体的工序,其从所述第2层叠体剥离所述第1支撑基板,得到所述重布线层的远离所述第2 ...
【技术特征摘要】
【国外来华专利技术】20181121 JP 2018-2183631.一种半导体封装体的制造方法,其包括:
工序(a):准备粘合片的工序,所述粘合片具备:基材片;可溶性粘合层,其以不连续图案设置于该基材片的至少一个面;和线状的堤坝粘合层,其包围所述面中存在所述可溶性粘合层的区域的周围;
工序(b):制作第1层叠体的工序,所述第1层叠体在第1支撑基板上具备重布线层;
工序(c):得到第2层叠体的工序,其使用所述粘合片,得到第2支撑基板夹着所述可溶性粘合层和所述堤坝粘合层而结合于所述第1层叠体的所述重布线层一侧的表面的第2层叠体;
工序(d):得到第3层叠体的工序,其从所述第2层叠体剥离所述第1支撑基板,得到所述重布线层的远离所述第2支撑基板一侧的表面露出的第3层叠体;
工序(e):进行预处理的工序,其将所述第3层叠体浸渍于干膜抗蚀剂的显影液和/或剥离液、以及/或者硫酸铜镀覆液,对所述重布线层的远离所述第2支撑基板一侧的表面进行用于芯片安装的预处理;
工序(f):安装半导体芯片的工序,其在实施所述预处理的所述重布线层的表面安装半导体芯片;
工序(g):使粘合层溶解或软化的工序,其将安装有所述半导体芯片的第3层叠体浸渍于溶液,仅使所述可溶性粘合层溶解或软化、或者使所述可溶性粘合层和所述堤坝粘合层这两者溶解或软化;以及
工序(h):得到半导体封装体的工序,其在仅使所述可溶性粘合层溶解或软化、或者使所述可溶性粘合层和所述堤坝粘合层这两者溶解或软化的状态下,从所述第3层叠体剥离所述第2支撑基板,从而得到半导体封装体。
2.根据权利要求1所述的方法,其中,所述粘合片为粘接型粘合片,所述工序(c)包括如下工序:在所述第1层叠体的所述重布线层一侧的表面贴附所述粘合片,将所述基材片本身作为所述第2支撑基板使用。
3.根据权利要求1所述的方法,其中,所述粘合片为转印型粘合片,所述工序(c)包括如下工序:在使所述第1层叠体与所述第2支撑基板结合之前,在所述第2支撑基板或所述第1层叠体贴附所述粘合片,将所述可溶性粘合层和所述堤坝粘合层转印至所述第2支撑基板或所述第1层叠体,并且剥离所述基材片。
4.根据权利要求1~权利要求3中任一项所述的方法,其中,所述堤坝粘合层的一部分缺损而形成间隙,所述间隙用于从被所述堤坝粘合层包围的区域向其外部排出气体。
5.根据权利要求4所述的方法,其中,划分出所述间隙的所述堤坝粘合层的两端的间隔距离为1mm以上且50mm以下。
6.根据权利要求...
【专利技术属性】
技术研发人员:中村利美,佐藤哲朗,
申请(专利权)人:三井金属矿业株式会社,
类型:发明
国别省市:日本;JP
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。