一种半浮栅存储器的制造工艺及半浮栅存储器制造技术

本发明专利技术提供了一种半浮栅存储器的制造工艺，包括：提供衬底；在衬底的上表面生成具有第一U型槽结构的半浮栅阱区，第一U型槽结构的底部与衬底接触设置；在半浮栅阱区上生成第一栅介质层；在第一栅介质层处向衬底方向开设第二U型槽结构延伸至半浮栅阱区，第二U型槽结构与第一U型槽结构间隔设置；在第一栅介质层和第二U型槽结构表面生成浮栅，浮栅覆盖第一栅介质层，且填充第一U形槽结构和第二U型槽结构，浮栅与半浮栅阱区在第二U型槽处连接构成二极管结构，本发明专利技术通过构筑U型槽结构形成半浮栅晶体管的沟道区域和二极管区域，来增大集成密度，提高电荷写入速度，同时可以大面积生产与现有制造工艺兼容。另外，本发明专利技术还提供了半浮栅存储器。

【技术实现步骤摘要】
一种半浮栅存储器的制造工艺及半浮栅存储器
本专利技术涉及半导体存储
，尤其涉及一种半浮栅存储器的制造工艺及半浮栅存储器。
技术介绍
现今主流的存储技术分为两类：挥发性存储技术和非挥发性存储技术。其中，挥发性存储技术主要是静态存储器(StaticRandom-AccessMemory，SRAM)和动态随机存储器(dynamicrandomaccessmemory，DRAM)。挥发性存储器有着纳米级的写入速度，但其数据保持能力只有毫秒级，使得其只能用在缓存等有限的存储领域。对于非挥发性存储技术，比如闪存技术，其数据保持能力可以达到10年，然而相对缓慢的写入操作，极大地限制了其在高速缓存领域的应用。所以，在此背景下，一种基于二维半导体材料的半浮栅存储器应运而生，这种半浮栅存储器采用范德瓦尔斯异质结作为电荷存储的电子开关，极大地改善了电荷写入速度以及数据刷新时间。然而，在这种半浮栅存储器中，其主要组成材料均为二维半导体，而且均是通过机械剥离这种低产量方法形成的，也就是说很难制备出大面积的半浮栅存储器，同时这种机械剥离工艺也无法与集本文档来自技高网...

【技术保护点】
1.一种半浮栅存储器的制造工艺，其特征在于，包括：/nS01：提供衬底；/nS02：在所述衬底的上表面生成具有第一U型槽结构的半浮栅阱区，所述第一U型槽结构的底部与所述衬底接触设置；/nS03：在所述半浮栅阱区上生成第一栅介质层；/nS04：在所述第一栅介质层处向所述衬底方向开设第二U型槽结构延伸至所述半浮栅阱区，所述第二U型槽结构与所述第一U型槽结构间隔设置；/nS05：在所述第一栅介质层和所述第二U型槽结构表面生成浮栅，所述浮栅覆盖所述第一栅介质层，且填充所述第一U形槽结构和所述第二U型槽结构，所述浮栅与所述半浮栅阱区在所述第二U型槽处连接构成二极管结构。/n

【技术特征摘要】
1.一种半浮栅存储器的制造工艺，其特征在于，包括：
S01：提供衬底；
S02：在所述衬底的上表面生成具有第一U型槽结构的半浮栅阱区，所述第一U型槽结构的底部与所述衬底接触设置；
S03：在所述半浮栅阱区上生成第一栅介质层；
S04：在所述第一栅介质层处向所述衬底方向开设第二U型槽结构延伸至所述半浮栅阱区，所述第二U型槽结构与所述第一U型槽结构间隔设置；
S05：在所述第一栅介质层和所述第二U型槽结构表面生成浮栅，所述浮栅覆盖所述第一栅介质层，且填充所述第一U形槽结构和所述第二U型槽结构，所述浮栅与所述半浮栅阱区在所述第二U型槽处连接构成二极管结构。


2.根据权利要求1所述的半浮栅存储器的制造工艺，其特征在于：
所述步骤S02中，在所述衬底的上表面生成具有第一U型槽结构的半浮栅阱区的步骤包括：
S021：在所述衬底表面生长氧化物层；
S022：在所述氧化物层表面通过离子注入方式在所述衬底表层区域形成所述半浮栅阱区；
S023：刻蚀所述半浮栅阱区形成所述第一U型槽结构；
S024：去除所述氧化物层。


3.根据权利要求1所述的半浮栅存储器的制造工艺，其特征在于：
还包括步骤S06，所述步骤S06包括：在所述浮栅上依次设置第二栅介质层和控制栅，所述第一栅介质层、所述浮栅、所述第二栅介质层和所述控制栅构成栅极叠层。


4.根据权利要求3所述的半浮栅存储器的制造工艺，其特征在于：
还包括步骤S07，所述步骤S07包括：去除所述栅极叠层的两侧部分，使所述栅极叠层与所述衬底和所述半浮栅阱区结合形成凸形结构。


5.根据权利要求4所述的半浮栅存储器的制造工艺，其特征在于：
还包括步骤S08，所述步骤S08包括：在所述栅极叠层的两侧分别设置侧墙，所述侧...

【专利技术属性】
技术研发人员：陈琳，朱宝，孙清清，张卫，
申请(专利权)人：复旦大学，上海集成电路制造创新中心有限公司，
类型：发明
国别省市：上海;31