具有延伸式通用输出入接脚的电路架构制造技术

一种具有延伸式通用输出入接脚的电路架构，包括有控制处理单元、存储器及缓冲器，其中，控制处理单元的资料接脚是与存储器的存储器接脚及缓冲器电性连接，若此缓冲器作为输入信号缓冲器的用，则可先将输入信号暂存于缓冲器内，并利用存储器充电的空档将此输入信号馈入控制处理单元；同样的道理，若此缓冲器作为输出信号缓冲器之用，则可利用存储器进行再补充的空档将控制处理单元的输出信号馈入缓冲器并将其输出。（*该技术在2021年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术是有关于一种控制电路，且特别是有关于一种、具有通用输出入接脚的电路架构。一台具有高度竞争力的扫描器，必然具有一颗功能强大的控制处理单元来负责复杂的运算工作，就目前而言一般是以特殊应用集成电路(Application Specific Integrated Circuit，以下简称ASIC)来作为控制处理单元，以符合设计需求。在实际应用上，ASIC可用来使扫描器进行影像扫描、影像处理、放大、缩小及资料输入、输出等动作，也正因为如此，ASIC的接脚(pin)数目众多控制十分复杂。在众多接脚当中，研发人员可利用通用输出入(General Purpose Input Output pin，以下简称GPIO)接脚作为资料的出入口，以进行资料的传输。举例来说，当使用者按下扫描器的功能按键时，扫描器便可由GPIO接脚将此输入信号馈入ASIC并加以处理，使扫描器能针对此输入信号加以反应；当然，若扫描器需要将资料输出，一样可利用ASIC将资料由GPIO接脚送出，以进行后续的资料处理工作。由于现今的扫描器市场竞争激烈，是以各家厂商所推出的扫描器除了要具备基本的扫描功能之外，还需具备多种附加功能，以做为市场区隔，增加占有率。举例来说，目前的扫描器也可提供影印、传真及传送电子影像等等功能，以提升扫描器的附加价值。需要注意的是，虽然扫描器的附加功能带给使用者相当的便利，但在扫描器的硬体设计上，却也因此而需要增加ASIC的GPIO接脚数目，以满足多功能的设计需求。例如说，扫描器原本使用具有100个接脚的ASIC，而在扣除必要功能所用的接脚后，只剩下6个接脚可做为GPIO接脚；但由于功能按键的增加，使得扫描器需要更多的(例如10个)GPIO接脚，所以制造厂商需要使用具有104个接脚的ASIC。但是，由于封装技术的限制，使得特殊应用集成电路的接脚数无法随心所欲的增加，譬如仅能以100个，125个接脚…的方式增加。因此，厂商势必得使用具有125个接脚的特殊应用集成电路来作为扫描器的特殊应用集成电路，因此不但浪费了没使用到的接脚，而且使用接脚数多的特殊集成电路还会增加成本，使产品的产业利用性降低。根据本专利技术的目的，提出一种具有延伸式通用输出入接脚的电路架构，其特征在于，包括一存储器，配置有一存储器接脚，且该存储器是由一充电信号维持该存储器内所储存的资料；一控制处理单元，该控制处理单元具有一资料接脚，且该资料接脚是与该存储器接脚电性连接；以及一缓冲器，与该资料接脚电性连接，用以接收一输入信号并依据与该充电信号同步的一控制信号将该输入信号馈入该控制处理单元。其中该控制处理单元是特殊应用集成电路。其中该缓冲器的型号为74HC/HCT244。其中该存储器是动态随机存取存储器。其中该控制信号是由该控制处理单元所发出。本专利技术一种具有延伸式通用输出入接脚的电路架构，其特征在于，它包括一存储器，配置有一存储器接脚，且该存储器是由一充电信号维持该存储器内所储存的资料；一控制处理单元，该控制处理单元具有一资料接脚，且该资料接脚是与该存储器接脚电性连接；以及一缓冲器，与该资料接脚电性连接，用以输出自该控制处理单元所馈入的一输出信号，其中，该缓冲器是依据与该充电信号同步的一控制信号输出该输出信号。一般而言，控制处理单元110与存储器120之间的总线是用来进行存储器120与控制处理单元110之间的资料传输，但是，当充电信号RC对存储器120进行再补充之时，存储器120与控制处理单元110之间并不会传输资料，故此时总线会处于闲置的状态。而本专利技术便是利用存储器120充电时的空档，由总线将输入信号馈入控制处理单元110的资料接脚，或将控制处理单元110的输出信号藉由总线输出，如此一来，便可视为此等电路架构具有延伸式的GPIO接脚，其具体实施方式将于下文中加以说明。在实际应用上，可将缓冲器130的接脚BP1，BP2，BP3，BP4分别与控制处理单元110的资料接脚P1，P2，P3，P4电性连接，并接收来自于控制处理单元110的控制信号CS，如图式中所绘示。需要注意的是，在设计上控制信号CS可与充电信号RC同步，因此当存储器120进行充电时，控制信号CS便会将缓冲器130致能(enable)，令缓冲器130进入活动(active)状态。而在缓冲器130处于活动状态的这段时间里、控制处理单元110亦可侦测到缓冲器130各接脚的状态变化，若先前缓冲器130中有暂存一输入信号Si，当缓冲器130被致能后便可将输入信号引馈入控制处理单元110中，使控制处理单元110相应于输入信号Si进行后续的资料处理工作。也就是说，此时可将缓冲器130视为一个输入信号缓冲器、而控制处理单元110会将资料接脚P1，P2，P3，P4所接收到的信号当作输入信号来处理。以缓冲器130为一个输入信号缓冲器为例，当使用者按下开始扫描的按键后，缓冲器130会接收到一个表示开始扫描的输入信号Si，而且缓冲器130会先将此输入信号Si储存(1atch)起来，待存储器120接收到充电信号RC并开始充电的同时，控制处理单元110亦会将控制信号CS馈入缓冲器130使其致能，进而将输入信号Si馈入控制处理单元110的资料接脚P1，而后，控制处理单元110便可针对输入信号Si加以处理。简单地说，资料接脚P1在存储器120充电的时间内是作为控制处理单元110接收输入信号Si的接脚，而由于一般按键的时间长度(例如约为100-400ms)较存储器的充电周期(例如约为7ms)要来得长，因此输入信号Si一定可以被控制处理单元110侦测到。再者，缓冲器130必须是一个能被外部信号，例如是控制信号CS所控制其活动状态的缓冲器130，例如型号为74HC/HCT244的缓冲器即是。另一方面，可将缓冲器140的接脚BP5，BP6，BP7，BP8分别与控制处理单元110的资料接脚P5，P6，P7，P8电性连接，并接收来自于控制处理单元110的控制信号CS，如附图中所示。当存储器120进行充电时，控制信号CS便会将缓冲器140致能，令缓冲器140进入活动状态。而在缓冲器140处于活动状态的这段时间里，控制处理单元110可将输出信号So自资料接脚P5馈入缓冲器140中，并藉由缓冲器140将输出信号So输出。也就是说，此时可将缓冲器140视为一个输出信号缓冲器，例如型号为TC74/HC374的缓冲器即是，而将控制处理单元110的资料接脚P5，P6，P7，P8视为信号的输出端、简单地说，由于此等电路架构可利用存储器进行再补充时藉由既有的总线进行资料传输，亦即控制处理单元110的资料接脚除了可用来存取存储器120的资料外，更可利用存储器120进行再补充时充当GPIO接脚之用，故可称此等电路为具有延伸式GPIO接脚的电路架构。需要注意的是，馈入缓冲器130，140的控制信号CS并不限于必然由控制处理单元110所发出，亦可由其他元件所发出而达到相同的功能。本专利技术上述实施例所揭露的具有延伸式通用输出入接脚的电路架构，可以在不需要增加集成电路的总接脚数的情况下，弹性地增加集成电路的通用输出入接脚，进而降低生产成本，提高产业利用性。综上所述，虽然本专利技术已以一较佳实施例揭露如上，然其并非用以限定本专利技术，任何熟习此技艺者，在不脱离本专利技术的本文档来自技高网...

【技术保护点】
一种具有延伸式通用输出入接脚的电路架构，其特征在于，包括：一存储器，配置有一存储器接脚，且该存储器是由一充电信号维持该存储器内所储存的资料；一控制处理单元，该控制处理单元具有一资料接脚，且该资料接脚是与该存储器接脚电性连接；以及 一缓冲器，与该资料接脚电性连接，用以接收一输入信号并依据与该充电信号同步的一控制信号将该输入信号馈入该控制处理单元。

【技术特征摘要】

【专利技术属性】
技术研发人员：李官祐，李镇河，
申请(专利权)人：力捷电脑股份有限公司，
类型：发明
国别省市：71[中国|台湾]