集成电路及其形成方法技术

本发明专利技术的各个实施例涉及集成电路(IC)，其中空腔分离互连结构的导线。例如，导电部件覆盖衬底，并且金属间介电(IMD)层覆盖导电部件。第一导线和第二导线在IMD层中相邻并且分别具有彼此面对的第一侧壁和第二侧壁，同时被IMD层彼此分离。此外，第一导线覆盖导电部件并与该导电部件相接。第一空腔和第二空腔进一步将第一侧壁和第二侧壁彼此分离。第一空腔分离第一侧壁与IMD层，并且第二空腔分离第二侧壁与IMD层。空腔减小了第一导线与第二导线之间的寄生电容，因此减小了导致IC性能下降的电阻电容(RC)延迟。本申请的实施例还涉及形成集成电路的方法。

【技术实现步骤摘要】
集成电路及其形成方法
本申请的实施例涉及集成电路及其形成方法。
技术介绍
集成电路(IC)包括半导体器件和电耦合至半导体器件的互连结构。互连结构包括多个导电部件，这些导电部件分组为多个层级并且被堆叠以限定互连半导体器件的导电路径。多个导电部件可以例如包括接触件、导线和通孔。
技术实现思路
本申请的一些实施例提供了一种集成电路(IC)，包括：衬底；导电部件，覆盖所述衬底；第一介电层，覆盖所述导电部件；金属导线，覆盖所述第一介电层中的所述导电部件并与所述第一介电层中的所述导电部件相接；第二介电层，覆盖所述金属导线和所述第一介电层；以及空腔，在所述金属导线和所述第一介电层相应的相对侧壁之间，其中，所述相对侧壁位于所述空腔中。本申请的另一些实施例提供了一种集成电路(IC)，包括：衬底；半导体器件，覆盖所述衬底并且部分地由所述衬底限定；互连结构，覆盖并电耦合至所述半导体器件，其中，所述互连结构包括多个导线和多个通孔，其中，所述导线和所述通孔分别分组为在所述衬底上方交替堆叠的多个导线层和多个通孔层，并且其中，所述多个导线层中的第本文档来自技高网...

【技术保护点】
1.一种集成电路(IC)，包括：/n衬底；/n导电部件，覆盖所述衬底；/n第一介电层，覆盖所述导电部件；/n金属导线，覆盖所述第一介电层中的所述导电部件并与所述第一介电层中的所述导电部件相接；/n第二介电层，覆盖所述金属导线和所述第一介电层；以及/n空腔，在所述金属导线和所述第一介电层相应的相对侧壁之间，其中，所述相对侧壁位于所述空腔中。/n

【技术特征摘要】
20200424 US 63/014,904;20200923 US 17/029,2131.一种集成电路(IC)，包括：
衬底；
导电部件，覆盖所述衬底；
第一介电层，覆盖所述导电部件；
金属导线，覆盖所述第一介电层中的所述导电部件并与所述第一介电层中的所述导电部件相接；
第二介电层，覆盖所述金属导线和所述第一介电层；以及
空腔，在所述金属导线和所述第一介电层相应的相对侧壁之间，其中，所述相对侧壁位于所述空腔中。


2.根据权利要求1所述的集成电路，其中，所述空腔和所述相对侧壁围绕所述金属导线以单独的闭合路径延伸。


3.根据权利要求1所述的集成电路，其中，所述导电部件是通孔，并且其中，所述集成电路还包括：
接触件，位于所述通孔下面并且从所述衬底延伸至所述通孔，其中，所述接触件横向伸长。


4.根据权利要求1所述的集成电路，还包括：
多个金属导线和多个金属通孔，其中，所述金属导线和所述金属通孔分别分组为多个导线层和多个通孔层，其中，所述导线层和所述通孔层在所述衬底上方交替堆叠，并且其中，所述多个导线层中的第零导线层包括所述金属导线并且在所述多个导线层中最接近所述衬底。


5.根据权利要求1所述的集成电路，还包括：
半导体器件，覆盖所述衬底并且部分地由所述衬底限定，其中，所述半导体器件在所述衬底与所述导电部件之间。


6.根据权利要求1所述的集成电路，还包括：
半导体器件，位于所述衬底下面并且部分地由所述衬底限定，其中...

【专利技术属性】
技术研发人员：薛琇文，杨景峰，陈启平，黄柏翔，陈昶文，吴采伶，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：中国台湾;71