对集成在衬底上的嵌入式线路和导孔中的应力的分析和监控制造技术

技术编号:2923951 阅读:206 留言:0更新日期:2012-04-11 18:40
对具有被嵌入线路特征的层应用分析计算的技术和系统,用以获取应力信息、设计微结构、并设计和控制加工工艺。(*该技术在2024年保护过期,可自由使用*)

【技术实现步骤摘要】
【国外来华专利技术】
本申请涉及在衬底上制造的器件特征内的应力,该衬底包括具有多层的集成式结构。由合适的固体材料形成的衬底可以用作平台以支撑各种结构,例如沉积到衬底上的多级薄膜微结构。集成电子电路、集成光学器件和光电电路、微型机电系统MEMS)、及平板显示系统(如LCD和等离子体显示器)都是这类集成在各种衬底上的结构的示例。衬底可以由一种半导体材料(如硅晶片)、硅绝缘体(SOI)晶片、玻璃材料、和其它材料制成。可以在同一个衬底上以这些结构形成不同的材料层或不同的结构,且它们彼此接触而形成不同的界面。某些器件也可以使用复杂的多层或连续分级的几何形状,且可形成各种三维结构。因此,由于材料性质的不同,例如机械性质和热性质中的一个或两个都不同,不同材料和不同结构的界面可能在每个器件特征内引起复杂的应力状态。在不同的加工条件和环境因素下(例如温度变化或起伏),在互连处的结构内也就会出现复杂的应力状态。例如在加工集成电路的过程中,互连导线的应力状态可能受到工艺步骤和钝化覆盖层或封装的影响,其中所述的工艺步骤例如是薄膜沉积、热循环、化学机械抛光(CMP)或其它层薄化工艺。由这些因素或其它因素所引起的应力可能会不利本文档来自技高网...

【技术保护点】
一种设计衬底上的层状结构的方法,包括:设置一层状结构,其包括衬底上的至少一个电介质层,以及嵌入在该电介质层内的平行的线路特征;利用分析表达式,根据下列信息来计算所述线路特征内的应力:在所述线路特征的区域内的所述衬底的曲率信息 ;所述线路特征、所述电介质层和所述衬底的局部温度信息、几何参数信息;以及所述线路特征、所述电介质层和所述衬底的材料信息;利用计算出的应力,来确定是否满足应力引发失效的条件;如果满足所述应力引发失效的条件,就调整所述层状结构的 一参数;基于被调整的所述参数,用所述分析表达式来计算所述线路特征中的应力;和继续调整所述...

【技术特征摘要】
【国外来华专利技术】...

【专利技术属性】
技术研发人员:AJ罗萨科斯TS帕克S苏瑞士
申请(专利权)人:加州理工大学
类型:发明
国别省市:US[美国]

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1
相关领域技术
  • 暂无相关专利