功率器件的终端结构及其制造方法技术

本发明专利技术提供了一种功率器件的终端结构及其制造方法，其中，终端结构包括：N

【技术实现步骤摘要】
功率器件的终端结构及其制造方法


[0001]本专利技术涉及半导体
，尤指一种功率器件的终端结构及其制造方法。

技术介绍

[0002]功率器件，也称作半导体器件，主要用于进行功率转换，能够提高用电效率和质量，具有高效节能和绿色环保的特点，是解决能源短缺问题和降低碳排放的关键支撑技术。
[0003]目前，功率器件终端结构如图1所示，N
‑
衬底1表面被划分为元胞区30和终端保护区20(包括靠近元胞区30的主结区21)，N
‑
衬底1表面的P型体区7上开设有第一凹槽2(内部有栅极氧化层4和多晶硅栅6)，还包括设置于元胞区上第一凹槽2侧边的N+源区8、P+区域9和源极金属10，其中，元胞区30位于功率器件的中心，终端保护区20绕元胞区10设置，且元胞区10和终端保护区20中的第一沟槽结构相同。在该类型的功率器件中，由于沟槽结构的特殊性，耐压击穿很有可能会发生在沟槽的边角处，导致栅氧层损伤，进而导致器件耐压性不足，可靠性降低。

技术实现思路

[0004]本专利技术的目的是提供一种功率器件的终端结构及其制造方法，有效改良现有功率器件耐压性不足、可靠性低的技术问题。
[0005]本专利技术提供的技术方案如下：
[0006]一方面，本专利技术提供了一种终端结构，包括：
[0007]N
‑
衬底，表面被划分为元胞区和终端保护区，所述终端保护区包括紧邻元胞区的主结区；
[0008]位于所述N
‑
衬底表面的P型体区；
[0009]于所述元胞区P型体区上开设的延伸至N
‑
衬底的第一凹槽，及于所述终端保护区P型体区上开设的延伸至N
‑
衬底的第二凹槽，其中，所述主结区P型体区上开设有第二凹槽，且所述第二凹槽较所述第一凹槽深且宽；
[0010]于所述第一凹槽侧壁及底部形成的栅极氧化层，及于所述栅极氧化层内部设置的多晶硅栅；
[0011]于所述第二凹槽侧壁及底部形成的第一绝缘层，及于所述第一绝缘层内部设置的多晶硅栅；
[0012]覆盖所述第一凹槽顶部氧化层与主结区第二凹槽顶部一侧第一绝缘层的第二绝缘层，及覆盖主结区第二凹槽顶部另一侧第一绝缘层和终端保护区其他第二凹槽上表面的第三绝缘层；
[0013]于所述元胞区第二绝缘层一侧下方、第一凹槽远离第二凹槽一侧设置的N+源区；
[0014]于所述元胞区N+源区侧边、P型体区上方设置的P+区域；及
[0015]连接P+区域、N+源区和主结区第二凹槽内部多晶硅栅并延伸至第三绝缘层的源极金属。
[0016]进一步优选地，所述P型体区位于元胞区N
‑
衬底表面及位于终端保护区N
‑
衬底靠近元胞区一侧部分表面；
[0017]所述终端保护区N
‑
衬底远离元胞区一侧开设有第三凹槽，且内部填充有绝缘材料；
[0018]所述第三绝缘层覆盖紧邻第一凹槽的第二凹槽顶部的另一侧绝缘层、其他第二凹槽及第三凹槽的上表面。
[0019]进一步优选地，所述第二凹槽内侧壁及底部形成的第一绝缘层由高K绝缘材料制备而成；和/或所述第三凹槽内沉积的绝缘材料为高K绝缘材料。
[0020]进一步优选地，所述第二凹槽底部第一绝缘层的厚度大于第一凹槽底部栅极氧化层的厚度。
[0021]进一步优选地，所述第二凹槽底部第一绝缘层的厚度至少为第二凹槽深度的一半，侧壁第一绝缘层的厚度小于第二凹槽宽度的一半。
[0022]另一方面，本专利技术提供了一种功率器件，包括：漏极金属、半导体基板及设置于所述半导体基板表面上述的终端结构；其中，与N
‑
衬底对应，所述半导体基板表面被划分为元胞区和终端保护区，且所述元胞区位于半导体基板的中心区，终端保护区环绕元胞区的外圈设置。
[0023]另一方面，本专利技术还提供了一种制造方法，包括：
[0024]提供表面被划分为元胞区和终端保护区的N
‑
衬底，所述主结区P型体区上开设有第二凹槽，且所述终端保护区包括紧邻元胞区的主结区；
[0025]蚀刻所述元胞区N
‑
衬底，形成第一凹槽；
[0026]蚀刻所述终端保护区N
‑
衬底，形成第二凹槽；所述第二凹槽较所述第一凹槽深且宽；
[0027]于所述第二凹槽内沉积绝缘材料；
[0028]于所述第一凹槽的底部和侧壁生长栅极氧化层；
[0029]对所述第二凹槽内绝缘层材料进行蚀刻形成绝缘层通孔；
[0030]于所述第一凹槽和第二凹槽内填充多晶硅栅；
[0031]于所述N
‑
衬底表面注入P型离子形成P型体区；
[0032]于元胞区P型体区上方第一凹槽远离第二凹槽一侧离子注入形成N+源区；
[0033]于所述元胞区N+源区侧边、P型体区上方离子注入形成P+区域；
[0034]于所述元胞区以及终端保护区上方沉积层间绝缘介质，形成绝缘层；
[0035]对所述层间绝缘介质进行蚀刻，于元胞区中P+区域、部分N+源区表面以及主结区域中多晶硅栅对应位置表面形成接触孔；
[0036]沉积或溅射金属并进行蚀刻形成连接P+区域、N+源区和接触孔内多晶硅栅并延伸至第三绝缘层的源极金属。
[0037]进一步优选地，蚀刻所述终端保护区N
‑
衬底，形成第二凹槽中，包括：蚀刻所述终端保护区N
‑
衬底，形成第二凹槽和第三凹槽，其中，第三凹槽位于终端保护区远离元胞区一侧；
[0038]于所述第二凹槽内沉积绝缘层材料中，包括：于所述第二凹槽和第三凹槽内沉积绝缘层材料。
[0039]进一步优选地，所述第二凹槽底部绝缘层的厚度大于第一凹槽底部栅极氧化层的厚度，且所述第二凹槽底部绝缘层的厚度至少为第二凹槽深度的一半，侧壁绝缘层的厚度小于第二凹槽宽度的一半。
[0040]进一步优选地，所述第二凹槽内侧壁及底部沉积的绝缘层由高K绝缘材料制备而成；和/或所述第三凹槽内沉积的绝缘层材料为高K绝缘材料。
[0041]本专利技术提供的功率器件的终端结构及其制造方法，至少能够带来以下有益效果：
[0042]1.在终端保护区P型体区上蚀刻的第二凹槽较在元胞区P型体区上蚀刻的第一凹槽深且宽，且在第二凹槽内沉积高K绝缘材料作为绝缘层，厚度至少为第二凹槽深度的一半，从而大大提高了功率器件的耐压可靠性。
[0043]2.在终端保护区远离元胞区的最外侧采用第三沟槽+绝缘材料填充的结构，制备过程中将主芯片区域和划片道隔开，避免划片对芯片造成损伤，同时不被划片道中的杂质影响。
附图说明
[0044]下面将以明确易懂的方式，结合附图说明优选实施例，对上述特性、技术特征、优点及其实现方式予以进一步说明。
[0045]图1为现有技术终端结构示意图；
[0046]图2为本专利技术中终端结构一实例本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种功率器件的终端结构，其特征在于，包括：N
‑
衬底，表面被划分为元胞区和终端保护区，所述终端保护区包括紧邻元胞区的主结区；位于所述N
‑
衬底表面的P型体区；于所述元胞区P型体区上开设的延伸至N
‑
衬底的第一凹槽，及于所述终端保护区P型体区上开设的延伸至N
‑
衬底的第二凹槽，其中，所述主结区P型体区上开设有第二凹槽，且所述第二凹槽较所述第一凹槽深且宽；于所述第一凹槽侧壁及底部形成的栅极氧化层，及于所述栅极氧化层内部设置的多晶硅栅；于所述第二凹槽侧壁及底部形成的第一绝缘层，及于所述第一绝缘层内部设置的多晶硅栅；覆盖所述第一凹槽顶部氧化层与主结区第二凹槽顶部一侧第一绝缘层的第二绝缘层，及覆盖主结区第二凹槽顶部另一侧第一绝缘层和终端保护区其他第二凹槽上表面的第三绝缘层；于所述元胞区第二绝缘层一侧下方、第一凹槽远离第二凹槽一侧设置的N+源区；于所述元胞区N+源区侧边、P型体区上方设置的P+区域；及连接P+区域、N+源区和主结区第二凹槽内部多晶硅栅并延伸至第三绝缘层的源极金属。2.如权利要求1所述的终端结构，其特征在于，所述P型体区位于元胞区N
‑
衬底表面及位于终端保护区N
‑
衬底靠近元胞区一侧部分表面；所述终端保护区N
‑
衬底远离元胞区一侧还开设有第三凹槽，且内部填充有绝缘材料；所述第三绝缘层覆盖紧邻第一凹槽的第二凹槽顶部的另一侧绝缘层、其他第二凹槽及第三凹槽的上表面。3.如权利要求2所述的终端结构，其特征在于，所述第二凹槽内侧壁及底部形成的第一绝缘层由高K绝缘材料制备而成；和/或所述第三凹槽内沉积的绝缘材料为高K绝缘材料。4.如权利要求1所述的终端结构，其特征在于，所述第二凹槽底部第一绝缘层的厚度大于第一凹槽底部栅极氧化层的厚度。5.如权利要求1
‑
4任意一项所述的终端结构，其特征在于，所述第二凹槽底部第一绝缘层的厚度至少为第二凹槽深度的一半，侧壁第一绝缘层的厚度小于第二凹槽宽度的一半。6.一种功率器件，其特征在于，包括：漏极金属、半导体基板及设置于所述半导体基板表面如权利要求1
...

【专利技术属性】
技术研发人员：程炜涛，姚阳，
申请(专利权)人：上海埃积半导体有限公司，
类型：发明
国别省市：