半导体器件及其制备方法技术

本发明专利技术提供一种半导体器件及其制备方法。制备方法包括：提供半导体器件，其中，所述半导体器件上设有非晶硅层；透过所述非晶硅层识别被所述非晶硅层覆盖的布线以进行曝光对准，图案化所述非晶硅层；在图案化后的所述非晶硅层的侧壁形成间隔层；去除图案化后的所述非晶硅层；以所述间隔层为掩膜刻蚀所述半导体器件。本发明专利技术解决了半导体器件的制备时间较长，成本较高的技术问题。较高的技术问题。较高的技术问题。

【技术实现步骤摘要】
半导体器件及其制备方法


[0001]本专利技术涉及半导体器件
，特别涉及一种半导体器件及其制备方法。

技术介绍

[0002]目前，可以通过自对准双重成像技术(Self
‑
aligned Double Patterning，SADP)实现将光刻层的图形转移到半导体器件中，且在半导体器件中形成1/2最小尺寸(1/2Pitch)的光刻图形，从而形成高密度的半导体集成电路的要求。传统的制备方法中，掩膜层的材质通常为炉管硅，炉管硅需要硅烷在较高的温度下分解形成，而且炉管硅的透光性较差，炉管硅材质的掩膜层需要进行快速热退火(RTA)才可改善炉管硅的透光性，这使得半导体器件的制备时间较长，成本较高。

技术实现思路

[0003]本专利技术的目的在于提供一种半导体器件及其制备方法，以解决半导体器件的制备时间较长，成本较高的技术问题。
[0004]本专利技术提供一种半导体器件的制备方法，包括：提供半导体器件，其中，所述半导体器件上设有非晶硅层；透过所述非晶硅层识别被所述非晶硅层覆盖的布线以进行曝光对准，图案化所述非晶硅层；在图案化后的所述非晶硅层的侧壁形成间隔层；去除图案化后的所述非晶硅层；以所述间隔层为掩膜刻蚀所述半导体器件。
[0005]其中，所述非晶硅层的反射率为4.0～4.2。
[0006]其中，所述非晶硅层的消光系数为0.07～0.09。
[0007]其中，所述非晶硅层的形成工艺为化学气相沉积。
[0008]其中，所述非晶硅层的形成温度小于预设温度。
[0009]其中，所述预设温度小于等于300
°
。
[0010]其中，所述非晶硅层的厚度为
[0011]其中，所述间隔层的材质包括二氧化硅。
[0012]其中，所述半导体器件上设有牺牲材料层，所述牺牲材料层层叠在所述半导体器件与所述非晶硅层之间；“图案化所述非晶硅层”包括：图案化所述非晶硅层与所述牺牲材料层，以使得所述非晶硅层形成图案化的所述非晶硅层，所述牺牲材料层形成牺牲层，其中，图案化的所述非晶硅层与所述牺牲层层叠形成若干间隔设置的芯轴；“在图案化后的所述非晶硅层的侧壁形成间隔层”包括：在所述芯轴的侧壁形成所述间隔层；“去除图案化后的所述非晶硅层”包括：去除所述芯轴。
[0013]其中，相邻的所述芯轴之间形成芯轴孔，“在所述芯轴的侧壁形成间隔层”包括：在所述芯轴的顶壁、所述芯轴的侧壁以及所述芯轴孔的底壁形成初始间隔层；去除所述芯轴顶壁的所述初始间隔层与所述芯轴孔底壁的所述初始间隔层，以得到所述芯轴侧壁的间隔层。
[0014]其中，刻蚀后的所述半导体器件上形成接触孔，所述接触孔露出所述布线；所述制
备方法还包括：在所述接触孔内形成金属线，其中，所述金属线与所述布线连接。
[0015]其中，所述半导体器件为三维存储器。
[0016]本专利技术提供一种半导体器件，所述半导体器件由上述的制备方法制备。
[0017]综上所述，本申请通过在半导体器件上设置非晶硅层，非晶硅层的透光性较好，透过非晶硅层能够看清楚半导体器件上的布线图案，便于光刻对准，方便于准确地对非晶硅层进行图案化，进而可以准确地对半导体器件进行刻蚀。本申请解决了硅烷(SiH4)分解形成的炉管硅的透光性不好，通过高温退火(RTA)才能改善其透光性的技术问题。本申请的非晶硅层本身的透光性较好，无需高温退火(RTA)来改善透光性。
附图说明
[0018]为了更清楚地说明本专利技术实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本专利技术的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
[0019]图1是本专利技术实施例提供的半导体器件的制备方法的流程示意图。
[0020]图2是图1中的在半导体器件上依次制备牺牲材料层、掩膜材料层与光刻胶层的结构示意图。
[0021]图3是图2中的半导体器件的结构示意图。
[0022]图4是图2中的非晶硅层形成图案化的非晶硅层的结构示意图。
[0023]图5是图4中的牺牲材料层形成牺牲层的结构示意图。
[0024]图6是在图5中的芯轴顶壁、芯轴侧壁以及芯轴孔的底壁形成初始间隔层的结构示意图。
[0025]图7是去除图6中的芯轴顶壁与芯轴孔底壁的初始间隔层的结构示意图。
[0026]图8是去除图7中的芯轴的结构示意图。
[0027]图9是以图8中的间隔层为掩膜刻蚀半导体器件的结构示意图。
[0028]图10是去除图9中的间隔层的结构示意图。
[0029]图11是在图10中的接触孔内形成金属线的结构示意图。
具体实施方式
[0030]下面将结合本专利技术实施例中的附图，对本专利技术实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本专利技术一部分实施例，而不是全部的实施例。基于本专利技术中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本专利技术保护的范围。
[0031]在描述本专利技术的具体实施方式之前，先简单介绍下传统的半导体器件10的制备方法。
[0032]传统的半导体器件的制备方法包括：提供半导体器件，在半导体器件上形成掩膜材料层，在掩膜材料层上形成光刻胶层，以光刻胶层为掩膜刻蚀掩膜材料层，以得到掩膜层，在掩膜层的侧壁上形成间隔层，去除掩膜层，以间隔层为掩膜刻蚀半导体器件，以得到刻蚀后的半导体器件。然而，上述过程中，掩膜材料层的形成方法通常为炉管内的硅烷
(SiH4)在高于500℃的条件下分解形成炉管硅，炉管硅的透光性较差，需要高温退火(RTA)才可以改善炉管硅的透光性，而快速热退火(RTA)通常在高于800℃的条件下进行。不管是高于500℃的分解温度，还是高于800℃热退火温度，均使得半导体器件的制备时间较长，成本较高。而且，高于500℃的分解温度，或者高于800℃的热退火温度，会使得掩膜层上的结构跌落在半导体器件上，进而使得半导体器件上的某些结构相连接，或者使得半导体器件上的某些结构断开连接，这均会影响半导体器件的电性能。同时，较高的温度使得半导体器件翘曲较严重，半导体器件上的应力较大，缩小了半导体器件后续工序的操作空间。
[0033]基于上述问题，本专利技术提供一种半导体器件10的制备方法。请参阅图1，图1为本专利技术提供的一种半导体器件10的制备方法。本申请通过在半导体器件10上设置非晶硅层70，非晶硅层70的透光性较好，透过非晶硅层70能够看清楚半导体器件10上的布线102图案，便于光刻对准，方便于准确地对非晶硅层70进行图案化，进而可以准确地对半导体器件10进行刻蚀。本申请解决了硅烷(SiH4)分解形成的炉管硅的透光性不好，通过高温退火(RTA)才能改善其透光性的技术问题。本申请的非晶硅层70本身的透光性较好，无需高温退火(RTA)来改善透光性。
[0034]本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体器件的制备方法，其特征在于，包括：提供半导体器件，其中，所述半导体器件上设有非晶硅层；透过所述非晶硅层识别被所述非晶硅层覆盖的布线以进行曝光对准，图案化所述非晶硅层；在图案化后的所述非晶硅层的侧壁形成间隔层；去除图案化后的所述非晶硅层；以所述间隔层为掩膜刻蚀所述半导体器件。2.根据权利要求1所述的制备方法，其特征在于，所述非晶硅层的反射率为4.0～4.2。3.根据权利要求1所述的制备方法，其特征在于，所述非晶硅层的消光系数为0.07～0.09。4.根据权利要求1所述的制备方法，其特征在于，所述非晶硅层的形成工艺为化学气相沉积。5.根据权利要求4所述的制备方法，其特征在于，所述非晶硅层的形成温度小于预设温度。6.根据权利要求5所述的制备方法，其特征在于，所述预设温度小于等于300
°
。7.根据权利要求1的制备方法，其特征在于，所述非晶硅层的厚度为8....

【专利技术属性】
技术研发人员：张权，董金文，华子群，
申请(专利权)人：长江存储科技有限责任公司，
类型：发明
国别省市：