本发明专利技术提供一种采样器偏差消除方法和电路，先将所述采样器的第一输入端设置为共模电压；然后通过数字控制逻辑模块不断根据数字码变化量来逐次调整数字码，直到采样器的输出状态发生变化，此时数字码为粗略偏差值；再基于粗略偏差值，调整数字码，确定精确偏差值；最后将采样器第二输入端设置为精确偏差值对应的补偿电压，以消除采样器的偏差，第一输入端设置为数据通路；本发明专利技术还提供一种判决反馈电路和接收装置；本方案不用遍历所有偏差校准电压的档位，较大程度地提升扫描效率；电路结构简单，有利于芯片的集成化设计。有利于芯片的集成化设计。有利于芯片的集成化设计。
【技术实现步骤摘要】
采样器偏差消除方法、电路、判决反馈电路及接收装置
[0001]本专利技术涉及芯片设计领域，特别是涉及一种采样器偏差消除方法、电路、判决反馈电路及接收装置。
技术介绍
[0002]高速SERDES(Serializer/Deserializer,串并收发器)接收端中的采样器电路功能主要是用于对模拟前端输出的模拟信号进行采样量化，从而得到逻辑信号0和1，以便后续电路处理。
[0003]由于半导体制造工艺的限制，实际制造出来的采样器电路的判决门限相对于设计目标会存在一定的偏差，如图1所示。
[0004]图1中，采样器(SLICER)设计预期门限是V0，当输入模拟信号的电压高于V0则输出1，否则输出0；但实际电路制造出来可能变成V1或V2(和设计预期偏差了
△
V1或
△
V2)，并且V1或V2将会是一个小的电压区域，当输入模拟信号的电压高于该区域，则输出1，当落在该区域内，输出1或0不定，否则输出0。
[0005]采样器电路的这种缺陷是导致高速SERDES接收误码率增加的一个因素，随着高速SERDES的工作速率越来越高，这种偏差带来的影响会越来越大。为了降低高速SERDES的接收误码率，提升性能，消除这种电路偏差是有必要的。
[0006]现有技术中确定采样器(SLICER)偏差值一般是正向扫描加反向扫描最后再取平均值的方法，如图2所示。数字控制逻辑先从最小电压档位0000(二进制数)开始向上扫描，当观测到采样器的输出由1变为0时，记录下当前的电压档位数字码CODE1；然后再从最高电压档位1111(二进制数)开始向下扫描，当观察到采样器的输出由0变为1时，记录下当前的电压档位数字码CODE2；最后再取平均值(CODE1+CODE2)/2为采样器的偏差值。图4示例中得到的偏差值为(1001+1011)/2＝1010(二进制数)。
[0007]现有技术中正向扫描加反向扫描最后再取平均值的方法确实可以得到比较精确的采样器偏差值，但是因为必须要遍历所有电压档位，需要的扫描时间会比较长，所以其效率比较低。对于某些需要快速启动的应用场景，可能都无法满足性能要求。因此，如何提出一种扫描时间短、效率高的采样器偏差消除方法和电路已成为本领域技术人员亟待解决的问题之一。
技术实现思路
[0008]鉴于以上所述现有技术的缺点，本专利技术的目的在于提供一种采样器偏差消除方法、电路、判决反馈电路及接收装置，用于解决现有技术中采样器偏差消除方法和电路的扫描时间长、效率低的问题。
[0009]为实现上述目的及其他相关目的，本专利技术提供一种采样器偏差消除方法，所述样器偏差消除方法包括以下步骤：
[0010]S1：配置数字码变化量、比特上限值和迭代上限值；
[0011]S2：将采样器的第一输入端设置为预设电压；
[0012]S3：将数字码设定为起始值，并将所述起始值对应的补偿电压从所述采样器的第二输入端输入，此时所述采样器输出为第一状态；
[0013]S4：按照所述数字码变化量逐次单调地改变所述数字码并得到对应的所述采样器输出，直到所述采样器的输出由第一状态变为第二状态，完成粗扫描，此时的数字码为粗略偏差值；
[0014]S5：基于步骤S4中的所述粗略偏差值调整所述数字码，并基于所述比特上限值和所述迭代上限值进行精确扫描，确定精确偏差值：
[0015]S6：将所述采样器第二输入端设置为步骤S5中的所述精确偏差值对应的补偿电压，以消除所述采样器的偏差；
[0016]S7：将所述采样器第一输入端切换至数据通路。
[0017]可选地，在步骤S3中，所述起始值为最大数字码或最小数字码；当所述起始值为最大数字码时，第一状态为0，第二状态为1，所述最大数字码对应的补偿电压为最大偏差校准电压，步骤S4中按照所述数字码变化量逐次减小数字码，直到所述采样器的输出为1；当所述起始值为最小数字码时，第一状态为1，第二状态为0，所述最小数字码对应的补偿电压为最小偏差校准电压，步骤S4中按照所述数字码变化量逐次增加数字码，直到所述采样器的输出为0。
[0018]可选地，步骤S5包括以下子步骤：
[0019]S501：将比特计数器清零；
[0020]S502：所述采样器持续输出数据，每次输出1比特数据，每输出1次数据，将比特计数器加1，直到比特总数达到比特上限值；
[0021]S503：判断所述采样器输出的0和1的比特数是否相等或迭代次数是否达到所述迭代上限值；当所述采样器输出的0和1的比特数相等或迭代次数达到所述迭代上限值时，跳转到步骤S6；当所述采样器输出的0和1的比特数不等且迭代次数未达到所述迭代上限值时，跳转到步骤S504；
[0022]S504：确定输出的0比特数是否大于1的比特数，当输出的0比特数大于1的比特数时，跳转到步骤S506；当输出的0比特数小于1的比特数时，跳转到步骤S505；
[0023]S505：数字码加1，并判断所述起始值是否为所述最大数字码，当所述起始值为所述最大数字码时，跳转到步骤S507；当所述起始值不为所述最大数字码时，返回步骤S501；
[0024]S506：数字码减1，并判断所述起始值是否为所述最小数字码，当所述起始值为所述最小数字码时，跳转到步骤S507；当所述起始值不为所述最小数字码时，返回步骤S501；
[0025]S507：将迭代次数计数器加1，返回步骤S501。
[0026]可选地，在步骤S1中，根据制造工艺和设计需求来配置所述数字码变化量、所述比特上限值和所述迭代上限值，以满足预设的扫描速度和精确度。
[0027]可选地，在步骤S2中，所述预设电压为共模电压。
[0028]可选地，所述数字码变化量大于等于2。
[0029]可选地，在步骤S2和S7中，所述采样器的第一输入端通过开关进行切换是连接所述预设电压还是连接所述数据通路。
[0030]可选地，所述数字码通过数模转换模块进行转换，将所述数字码转换为与之对应
的补偿电压。
[0031]本专利技术还提供一种采样器偏差消除电路，所述采样器偏差消除电路包括：数字控制逻辑模块，数模转换模块，采样器和开关；
[0032]所述开关的第一输入端连接预设电压，第二输入端连接数据通路，控制端接收控制信号，基于所述控制信号对输入信号进行选择；
[0033]所述数字控制逻辑模块和所述采样器的输出端连接，基于采样器输出信号输出控制信号和数字码；
[0034]所述数模转换模连接所述数字控制逻辑模块的输出端，基于所述数字码输出对应的补偿电压；
[0035]所述采样器第一输入端连接所述开关的输出端，第二输入端连接所述数模转换模块的输出端，基于所述补偿电压消除所述采样器的偏差。
[0036]可选地，所述采样器的输入信号还包括时钟信号。
[0037]本专利技术还提供一种判决反馈电路，所述判决反馈电路包括：加法器，滤波模块和上述的采样器偏差消除电本文档来自技高网...
【技术保护点】
【技术特征摘要】
1.一种采样器偏差消除方法，其特征在于，所述采样器偏差消除方法包括以下步骤：S1：配置数字码变化量、比特上限值和迭代上限值；S2：将采样器的第一输入端设置为预设电压；S3：将数字码设定为起始值，并将所述起始值对应的补偿电压从所述采样器的第二输入端输入，此时所述采样器输出为第一状态；S4：按照所述数字码变化量逐次单调地改变所述数字码并得到对应的所述采样器输出，直到所述采样器的输出由第一状态变为第二状态，完成粗扫描，此时的数字码为粗略偏差值；S5：基于步骤S4中的所述粗略偏差值调整所述数字码，并基于所述比特上限值和所述迭代上限值进行精确扫描，确定精确偏差值：S6：将所述采样器第二输入端设置为步骤S5中的所述精确偏差值对应的补偿电压，以消除所述采样器的偏差；S7：将所述采样器第一输入端切换至数据通路。2.根据权利要求1所述的采样器偏差消除方法，其特征在于：在步骤S3中，所述起始值为最大数字码或最小数字码；当起始值为最大数字码时，第一状态为0，第二状态为1，所述最大数字码对应的补偿电压为最大偏差校准电压，步骤S4中按照所述数字码变化量逐次减小数字码，直到所述采样器的输出为1；当所述起始值为最小数字码时，第一状态为1，第二状态为0，所述最小数字码对应的补偿电压为最小偏差校准电压，步骤S4中按照所述数字码变化量逐次增加数字码，直到所述采样器的输出为0。3.根据权利要求2所述的采样器偏差消除方法，其特征在于：步骤S5包括以下子步骤：S501：将比特计数器清零；S502：所述采样器持续输出数据，每次输出1比特数据，每输出1次数据，将比特计数器加1，直到比特总数达到比特上限值；S503：判断所述采样器输出的0和1的比特数是否相等或迭代次数是否达到所述迭代上限值；当所述采样器输出的0和1的比特数相等或迭代次数达到所述迭代上限值时，跳转到步骤S6；当所述采样器输出的0和1的比特数不等且迭代次数未达到所述迭代上限值时，跳转到步骤S504；S504：确定输出的0比特数是否大于1的比特数，当输出的0比特数大于1的比特数时，跳转到步骤S506；当输出的0比特数小于1的比特数时，跳转到步骤S505；S505：数字码加1，并判断所述起始值是否为所述最大数字码，当所述起始值为所述最大数字码时，跳转到步骤S507；当所述起始值不为所述最大数字码时，返回步骤S501；S506：数字码减1，并判断所述起始值是否为所述最小数字码，当所述起始值为所述最小数字码时，跳转到步骤S507；当所述起始值不为所述最小数字码时，返回步骤S501；S507：将迭代次数计数器加1，返回步骤S501。4.根据权利要求1所述的采样器偏差消除方法，其特...
【专利技术属性】
技术研发人员：王杰，
申请(专利权)人：芯思原微电子有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。