本实用新型专利技术涉及USB3.0测试，具体涉及一种USB3.0PHY芯片验证测试板，主控制器，对FPGA芯片和USB3.0PHY芯片验证平台进行控制，并接收USB3.0PHY芯片验证平台反馈的测试数据；FPGA芯片，用于对USB3.0PHY芯片验证平台的功能进行验证测试；USB3.0PHY芯片验证平台，搭载USB3.0PHY芯片，与FPGA芯片进行交互通信，对USB3.0PHY芯片进行配置，同时对USB3.0PHY芯片进行Debug调试，并向主控制器发送测试数据；本实用新型专利技术提供的技术方案能够有效克服现有技术所存在的验证测试成本较高，以及难以充分满足用户验证测试要求的缺陷。足用户验证测试要求的缺陷。足用户验证测试要求的缺陷。
【技术实现步骤摘要】
一种USB3.0PHY芯片验证测试板
[0001]本技术涉及USB3.0测试，具体涉及一种USB3.0 PHY芯片验证测试板。
技术介绍
[0002]USB是为大众所熟知的一种通用接口，其先后经历了USB1.0 Low speed(1.5Mbps)、全速USB1.1 Full speed(12Mbps)、高速USB2.0 High speed(480Mbps)和超高速USB3.0(5Gbps)等阶段。
[0003]USB3.0接口主要应用在电脑、摄像机、打印机、移动硬盘、手机、汽车等，用一根USB3.0线就可以将两台主从设备连接起来，实现数据互通。随着USB的不断发展，新开发的USB协议往往向下兼容，使用人员无需考虑兼容性问题。
[0004]USB3.0采用一种新的物理层，通过两个信道将数据的传输、确认过程分离，同时采用了一种封包路由(packet
‑
routing)技术，并且仅允许终端设备有数据要发送时才进行传输，因此达到了5Gbps的数据传输速率。
[0005]为了满足用户验证测试USB3.0 PHY芯片功能的需求，需要设计一种USB3.0 PHY芯片验证测试板，这块测试板需要满足用户对USB3.0系列兼容测试CTS(Compatibility Test suite)的要求，预留芯片debug pin和连接FPGA的FMC(FPGA Mezzanine Card)接口，还需要满足对ESD(Electro
‑
Static discharge)的设计要求等。
[0006]对于市场上现有的USB3.0PHY芯片验证测试板，能够与其适配的FPGA很少，即使有也都是基于高端FPGA实现的，导致验证测试成本较高，并且现有的USB3.0 PHY芯片验证测试板难以充分满足用户的验证测试要求。
技术实现思路
[0007](一)解决的技术问题
[0008]针对现有技术所存在的上述缺点，本技术提供了一种USB3.0PHY芯片验证测试板，能够有效克服现有技术所存在的验证测试成本较高，以及难以充分满足用户验证测试要求的缺陷。
[0009](二)技术方案
[0010]为实现以上目的，本技术通过以下技术方案予以实现：
[0011]一种USB3.0PHY芯片验证测试板，包括主控制器、FPGA芯片和USB3.0PHY芯片验证平台；
[0012]主控制器，对FPGA芯片和USB3.0PHY芯片验证平台进行控制，并接收USB3.0PHY芯片验证平台反馈的测试数据；
[0013]FPGA芯片，用于对USB3.0PHY芯片验证平台的功能进行验证测试；
[0014]USB3.0PHY芯片验证平台，搭载USB3.0PHY芯片，与FPGA芯片进行交互通信，对USB3.0PHY芯片进行配置，同时对USB3.0PHY芯片进行Debug调试，并向主控制器发送测试数据。
[0015]优选地，所述主控制器通过第三通信模块对FPGA芯片和USB3.0PHY芯片验证平台进行控制，所述第三通信模块具有JTAG接口。
[0016]优选地，所述主控制器通过第二通信模块连接用于接收USB3.0PHY芯片验证平台反馈测试数据的外部设备；
[0017]其中，外部设备包括示波器和/或误码仪。
[0018]优选地，所述USB3.0PHY芯片验证平台包括USB3.0PHY芯片，以及与USB3.0PHY芯片相连的FMC接口、第一通信模块、JTAG接口和接口模块；
[0019]FMC接口，用于USB3.0PHY芯片与FPGA芯片进行交互通信；
[0020]第一通信模块，将USB接口的USB总线信号转换为I2C信号对USB3.0PHY芯片进行配置；
[0021]JTAG接口，用于对USB3.0PHY芯片进行Debug调试，并读取CLK和register状态；
[0022]接口模块，向外部设备发送USB3.0 PHY芯片的测试数据。
[0023]优选地，所述FPGA芯片的第十二bank区域通过第二FMC接口与USB3.0 PHY芯片的PIPE接口中的TX_DATA、Pclk进行信号连接；
[0024]所述FPGA芯片的第十六bank区域通过第一FMC接口与USB3.0PHY芯片的PIPE接口中的RX_DATA、Reset、powerdown进行信号连接；
[0025]其中，FPGA芯片的第十二bank区域、第十六bank区域均包括CLK、GPIO信号。
[0026]优选地，所述FPGA芯片采用Xilinx Kintex
‑
7系列芯片。
[0027](三)有益效果
[0028]与现有技术相比，本技术所提供的一种USB3.0 PHY芯片验证测试板，能够与较低端的FPGA芯片有效适配，从而能够降低USB3.0 PHY芯片的验证测试成本，同时还能够充分满足用户对于USB3.0 PHY芯片功能的验证测试要求。
附图说明
[0029]为了更清楚地说明本技术实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍。显而易见地，下面描述中的附图仅仅是本技术的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
[0030]图1为本技术的硬件示意图。
具体实施方式
[0031]为使本技术实施例的目的、技术方案和优点更加清楚，下面将结合本技术实施例中的附图，对本技术实施例中的技术方案进行清楚、完整地描述。显然，所描述的实施例是本技术一部分实施例，而不是全部的实施例。基于本技术中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本技术保护的范围。
[0032]一种USB3.0PHY芯片验证测试板，如图1所示，包括主控制器、FPGA芯片和USB3.0PHY芯片验证平台；
[0033]主控制器，对FPGA芯片和USB3.0PHY芯片验证平台进行控制，并接收USB3.0PHY芯
片验证平台反馈的测试数据；
[0034]FPGA芯片，用于对USB3.0PHY芯片验证平台的功能进行验证测试；
[0035]USB3.0PHY芯片验证平台，搭载USB3.0PHY芯片，与FPGA芯片进行交互通信，对USB3.0PHY芯片进行配置，同时对USB3.0PHY芯片进行Debug调试，并向主控制器发送测试数据。
[0036]①
主控制器通过第三通信模块对FPGA芯片和USB3.0PHY芯片验证平台进行控制，第三通信模块具有JTAG接口。
[0037]主控制器通过第二通信模块连接用于接收USB3.0PHY芯片验证平台反馈测试数据的外部设备；
[0038]其中，外部设备包括示波器和/或误码仪。
[0039]②
USB3.本文档来自技高网...
【技术保护点】
【技术特征摘要】
1.一种USB3.0PHY芯片验证测试板，其特征在于：包括主控制器、FPGA芯片和USB3.0PHY芯片验证平台；主控制器，对FPGA芯片和USB3.0PHY芯片验证平台进行控制，并接收USB3.0PHY芯片验证平台反馈的测试数据；FPGA芯片，用于对USB3.0PHY芯片验证平台的功能进行验证测试；USB3.0PHY芯片验证平台，搭载USB3.0PHY芯片，与FPGA芯片进行交互通信，对USB3.0PHY芯片进行配置，同时对USB3.0PHY芯片进行Debug调试，并向主控制器发送测试数据。2.根据权利要求1所述的USB3.0PHY芯片验证测试板，其特征在于：所述主控制器通过第三通信模块对FPGA芯片和USB3.0PHY芯片验证平台进行控制，所述第三通信模块具有JTAG接口。3.根据权利要求2所述的USB3.0PHY芯片验证测试板，其特征在于：所述主控制器通过第二通信模块连接用于接收USB3.0PHY芯片验证平台反馈测试数据的外部设备；其中，外部设备包括示波器和/或误码仪。4.根据权利要求3所述的USB3.0PHY芯片验证测试板，其特征在于：所述USB3.0PHY芯片验证平台包括USB3.0PHY芯...
【专利技术属性】
技术研发人员：费勤顺，
申请(专利权)人：芯思原微电子有限公司，
类型：新型
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。