本发明专利技术为一种利用存储器数据总线存取多通道ＩＤＥ总线的方法及装置，包括有存储器数据总线与逻辑转换电路，该存储器数据总线设有位址线、储存数据线、定址线、控制线以及页面定址，而逻辑转换电路与存储器数据总线呈电性连接，且其设有ＩＤＥ位址线、ＩＤＥ储存数据线、ｎ个ＩＤＥ通道定址线以及ＩＤＥ控制线，并连接有ＩＤＥ通道与存储器通道，当页面定址将ＩＤＥ通道打开时，逻辑转换电路便可将非ＩＤＥ标准准位转换至ＩＤＥ标准准位，且通过ｎ个ＩＤＥ通道定址线进行通道定址，即可利用存储器数据总线存取多个ＩＤＥ通道的ＩＤＥ装置。
【技术实现步骤摘要】
本专利技术为一种利用存储器数据总线存取多通道IDE总线的方法及装置，其利用逻辑转换电路便可将非IDE标准准位转换至IDE标准准位，让存储器数据总线存取多个IDE通道的IDE装置。
技术介绍
随着电子工业的进步及电子科技应用的快速发展，使得半导体产业与信息电子产业领军的市场不断地持续蓬勃成长，造成相当多的应用层面有显著的变化，愈来愈多的电子产品被频繁的应用于日常生活中，所带来的不仅只是科技成就，而是增进了人类的生活品质、改变了生活模式，在许多不同的电子产品的应用中，皆须使用到许多不同种类的存储器，以提供各项操作所需的信息，且可作为资料与信息交换、暂存等空间之用，特别是计算机、通讯以及消费性电子产品等皆有日益频繁的应用。再者，目前市场上许多资料储存装置采用整合驱动电子介面(Integrated Drive Electronics，简称IDE)，而整合驱动电子介面是一种8位或16位控制资料储存装置的介面，其控制芯片做在外围设备上，使得适配卡本身较简单且价格较低，因此许多资料储存装置均是采用整合驱动电子介面，但往往受限于处理器硬件设计不支持，或是扩充性不够而使整合驱动电子介面的支持受限。然而，现今电子产品皆趋向轻、薄、短、小发展，所以，当电路板上设置多个总线介面会占有电路板上太多的空间，使得电路板无法微小化，进而让电子产品无法趋向轻、薄、短、小发展，且多个总线介面焊接于时容易造成焊接不良而无法使用，使得电子产品的合格率下降，而让成本上升。由此，如何利用电子产品的存储器数据总线，以读取整合驱动电子介面的资料储存装置，让消费者使用电子产品时可以采用多种资料储存装置，即为从事此行业的相关厂商所亟欲研究改善的方向所在。
技术实现思路
本专利技术的主要目的在于提供一种利用存储器数据总线存取多通道IDE总线的方法及装置，该方法利用逻辑转换电路便可将非IDE标准准位转换至IDE标准准位，并将位址线(A0-A2)切换成IDE位址线(A0-A2)，储存数据线(D0-D15)切换成IDE储存数据线(D0-D15)，定址线(A3-An)切换成n个IDE通道定址线(1ch IDE_CS0-nch IDE_CS0)，控制线(OE，WE)切换成IDE控制线(IDE_IOW，IDE_IOR)，且通过n个IDE通道定址线(1ch IDE_CS0-nch IDE_CS0)进行通道定址，即可通过存储器数据总线存取多个IDE通道的IDE装置。本专利技术的次要目的在于利用逻辑转换电路提供隔离的作用，以避免其通道所连接的复数装置发生相互干扰的现象。为达成上述目的及功效，本专利技术装置的技术特征如下一种利用存储器数据总线存取多通道IDE总线的装置，包括有存储器数据总线与逻辑转换电路，其中该存储器数据总线与预设的应用电路呈电性连接，且存储器数据总线设有位址线、储存数据线、定址线、控制线以及页面定址；该逻辑转换电路与存储器数据总线呈电性连接，而逻辑转换电路设有IDE位址线、IDE储存数据线、n个IDE通道定址线以及IDE控制线，且逻辑转换电路连接有IDE通道与存储器通道。为达成上述目的及功效，本专利技术方法的技术特征如下 当页面定址将存储器通道打开时，应用电路可对存储器通道的存储器模块进行存取，而当页面定址将IDE通道打开时，逻辑转换电路便可将位址线切换成IDE位址线，储存数据线切换成IDE储存数据线，定址线切换成n个IDE通道定址线，控制线切换成IDE控制线，且通过n个IDE通道定址线进行通道定址，使应用电路可存取IDE通道的IDE装置。通过上述技术特征，本专利技术的方法及装置，具有以下优点(一)本专利技术利用逻辑转换电路将存储器标准准位转换至IDE标准准位，且通过n个IDE通道定址线(1ch IDE_CS0-nch IDE_CS0)对第n个IDE装置进行IDE通道定址，即可利用存储器数据总线连接多个IDE装置并进行存取，提升使用的便利性与适用范围。(二)本专利技术只需存储器数据总线即可存取不同介面的装置，而可有效的减少其它介面总线的设置，以符合现今电子产品轻、薄、短、小的趋势，并可防止现有技术中，多个总线介面焊接后所造成良率下降、成本升高的问题。(三)本专利技术利用存储器数据总线连接多个IDE装置或存储器模块，可通过逻辑转换电路提供各装置隔离的作用，以避免各装置之间发生相互干扰的现象。以下将结合附图与本专利技术的较佳实施例详加说明其特征与功能，以便于完全了解。附图说明图1 为本专利技术较佳实施例的方块图。图2 为本专利技术较佳实施例的动作流程图。图3 为本专利技术另一较佳实施例的方块图。图中符号说明 1、存储器数据总线11、位址线 14、控制线12、储存数据线 15、页面定址13、定址线2、逻辑转换电路21、IDE位址线 24、IDE控制线22、IDE储存数据线 25、存储器通道23、n个IDE通道定址线26、IDE通道3、应用电路4、微处理器41、存储器数据总线 413、定址线411、线位址 414、控制线412、储存数据线 415、页面定址5、逻辑转换电路51、IDE位址线 54、IDE控制线52、IDE储存数据线 55、存储器通道53、n个IDE通道定址线56、IDE通道具体实施方式请参阅图1所示，为本专利技术较佳实施例的方块图，由图中所示可清楚看出，本专利技术的利用存储器数据总线存取多通道IDE总线的装置包括有存储器数据总线1与逻辑转换电路2，其中该存储器数据总线1与应用电路3呈电性连接，且存储器数据总线1设有位址线11(A0-A2)、储存数据线12(D0-D15)、定址线13(A3-An)、控制线14(OE，WE)以及页面定址15(Pagel-PageN)。该逻辑转换电路2与存储器数据总线1呈电性连接，而逻辑转换电路2设有IDE位址线21(A0-A2)、IDE储存数据线22(D0-D15)、n个IDE通道定址线23(1ch IDE_CS0-nch IDE_CS0)以及IDE控制线24(IDE_IOW，IDE_IOR)，且逻辑转换电路2连接有存储器通道25与IDE通道26。通过上述装置将分别阐述本专利技术的方法打开存储器通道25步骤，当应用电路3欲读取存储器模块时，先利用存储器数据总线1的页面定址15(Pagel-PageN)将存储器通道25打开，即可让应用电路3通过位址线11(A0-A2)、储存数据线12(D0-D15)以及定址线13(A3-An)进行存储器模块的资料定址与存取，并通过控制线14(OE，WE)对存储器通道25的存储器模块进行启动(Enable)或停用(Disable)，亦可对存储器模块进行读写的控制。上述说明的存储器模块可为挥发性存储器、闪存、可拭除式可编程只读存储器、动态随机存取存储器、同步动态随机存取存储器或静态随机存取存储器，非因此即局限本专利技术的专利范围，如利用其它修饰及等效结构变化，均应同理包含于本专利技术的专利范围内，合予陈明。打开整合驱动电子介面(IDE)通道26的步骤，当应用电路3欲存取IDE通道26的IDE装置时，先利用存储器数据总线1的页面定址15(Page IDE)将IDE通道26打开，且应用电路3发送一控制讯号至逻辑转换电路2，而逻辑转换电路2便可将存储器标准准位转换至IDE标准准位，并将位址线11(A0-A2)切换成IDE位本文档来自技高网...
【技术保护点】
一种利用存储器数据总线存取多通道ＩＤＥ总线的方法，包括有存储器数据总线与逻辑转换电路，其特征是：当页面定址将存储器通道打开时，应用电路可对存储器通道的存储器模块进行存取，而当页面定址将ＩＤＥ通道打开时，逻辑转换电路便可将位址线切换成 ＩＤＥ位址线，储存数据线切换成ＩＤＥ储存数据线，定址线切换成ｎ个ＩＤＥ通道定址线，控制线切换成ＩＤＥ控制线，且通过ｎ个ＩＤＥ通道定址线进行通道定址，使应用电路可存取ＩＤＥ通道的ＩＤＥ装置。
【技术特征摘要】
【专利技术属性】
技术研发人员：沈峰民，陈荣伟，
申请(专利权)人：群华电子股份有限公司，
类型：发明
国别省市：71[中国|台湾]
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。