高速存储器模块制造技术

一种用于制造具有与存储器总线相连的多条分支的存储器模块的装置和方法，其中每条分支都包含经由至少一根传输信号（ＴＳ）线和／或至少一个子传输信号（ＳＴＳ）线连接至存储器总线的至少一个动态随机存取存储器（ＤＲＡＭ）设备或同步动态随机存取存储器（ＳＤＲＡＭ）设备。该存储器模块包括至少一个分支，该分支含有连接至ＴＳ线或ＳＴＳ线并与上述ＤＲＡＭ设备或ＳＤＲＡＭ设备串联连接同时还连接至存储器总线的电阻器。同时还讨论了一种实现这些存储器模块的计算系统。

【技术实现步骤摘要】
【国外来华专利技术】领域存储器模块背景计算系统由通过总线和类似的通信线路相互通信的一组组件构成。计算系统组件包括处理器、通信芯片组、存储器模块、外围组件以及类似的设备。这些设备通过一组总线彼此通信。这些总线可以利用总线上的每一组件都理解的通信协议。这些组件起到管理总线上的通信量的总线控制器的作用。计算系统的速度和效率受到计算系统内的总线和通信线路的速度的限制。处理器依靠系统总线、存储器总线和存储器控制器来从系统存储器中检索数据和指令。处理器的速度被限制在它能够以通过系统总线和存储器总线接收来自系统存储器的数据和指令的速度处理这些指令的速度。总线通常是布局在诸如计算系统主板等印刷电路板(PCB)上的通信线路。计算系统内的组件(例如，存储器)具有连接至总线线路的管脚。各组件通过在总线线路上驱动信号而经由总线通信。这些信号被接收设备锁存。信号被包括电阻器或类似组件的板载终端电路终止。如果一信号未被恰当终止，则可能出现该信号反射或者其他噪声可能会影响该线路上的后续信号传输。附图简述附图说明图1是含有至少一个与动态随机存取存储器(DRAM)设备和存储器总线串联连接的电阻器的存储器模块的一个实施例的框图。图2是含有至少一个与DRAM设备和存储器总线串联连接的电阻器的存储器模块的第二实施例的框图。图3是含有至少一个与DRAM设备和存储器总线串联连接的电阻器的存储器模块的第三实施例的框图。图4是含有图2的存储器模块的计算系统的一个实施例的框图。图5是生产图1、图2、图3的存储器模块的方法的一个实施例的流程图。详细描述图1是含有与动态随机存取存储器(DRAM)设备和存储器总线串联连接的至少一个电阻器的存储器模块的一个实施例的框图。在图1所示实施例中，存储器模块100是单列直插存储器模块(SIMM)。在一个实施例中，存储器模块100形成于印刷电路板(PCB)105上。PCB 105可以利用本领域内已知的用于形成印刷电路板或其他类型电路板的任何方法来形成。在一个实施例中，存储器模块100包括在PCB 105上形成的传输信号(TS)线121至129。在图1所示的实施例中，PCB 105上的图案包括与TS线121至129相连的存储器总线175。在其它实施例中，存储器模块100可以包括用于TS线121至129和存储器总线175的任何图案。在一个实施例中，TS线121至129和存储器总线175由铜形成。在其它实施例中，TS线121至129和存储器总线175可由本领域内已知的其他导电材料形成。在一个实施例中，存储器总线175包括在TS线129的附着点之后定位到存储器总线175上的终端电路185，以及将存储器模块100连接至计算系统其他元件的对置连接器195。在一个实施例中，终端电路185与电源相连以形成上拉(pull-up)终端电路。在另一个实施例中，终端电路185接地以形成下拉(pull-down)终端电路。在一个实施例中，存储器模块100包括DRAM设备141至149。在一个实施例中，DRAM设备141至149分别与各自的TS线相连，而该TS线也如上所述连接至存储器总线175以形成分支131至139。DRAM设备141至149中的每一个可以是能向计算机系统写入数据并从中读取数据的本领域内已知的任何DRAM设备。在图1所示的实施例中，存储器模块100包括9个DRAM设备和分支，然而存储器模块100可以包括任何数目的DRAM设备和分支。在一个实施例中，存储器模块100还包括电阻器165。在一个实施例中，电阻器165与TS 121上的DRAM设备141串联连接，并且连接至存储器总线175。在一个实施例中，电阻器165是25欧姆的电阻器。在其它实施例中，电阻器165是阻值范围在约5欧姆至150欧姆之间的电阻器。在一个实施例中，存储器模块100具有耦合至TS线121并串联连接在DRAM设备141和存储器总线175之间的第二电阻器。类似地，该第二电阻器d的阻值范围在约5欧姆至150欧姆之间。在其它实施例中，存储器模块100包括类似于电阻器165的多个电阻器，这些电阻器与TS线的子集上的相应DRAM设备串联连接并且还连接至存储器总线175。在此实例中，子集是具有电阻器的一根或多根TS线(例如，TS线121、122)，其中这些电阻器与两根TS线中的每一根都相连并且串联连接在DRAM设备(例如，DRAM设备141、142)和存储器总线175之间。在一个实施例中，子集包括各自具有类似于电阻器165的至少一个电阻器的TS线121至129，这些电阻器与这些TS线相连并与DRAM设备141至149中的每一个串联连接至存储器总线175以形成类似于分支131的多个分支。在一个实施例中，这多个电阻器的大小相同。在其它实施例中，这多个电阻器中至少有两个电阻器的大小不同。图2是含有与至少一个同步动态随机存取存储器(SDRAM)设备串联连接并与存储器总线相连接的至少一个电阻器的存储器模块的一个实施例的框图。在图2所示实施例中，存储器模块200是双列直插存储器模块(DIMM)。在一个实施例中，存储器模块200类似于以上参考图1所讨论的实施例形成于PCB 205上。同样在一个实施例中，存储器模块200包括在PCB 205上形成的TS线221至229以及包括终端电路285和连接器295的存储器总线275。在一个实施例中，存储器模块200包括SDRAM设备241至258。SDRAM设备241至258中的每一个都可以是能向计算系统写入数据并从中读取数据的本领域内已知的任何SDRAM设备。在其他实施例中，SDRAM设备241至258可以用类似于以上讨论的DRAM设备141至149的DRAM设备所代替。在一个实施例中，SDRAM设备241至258可以被划分成对(例如，SDRAM设备241、242；SDRAM设备243、244等等)，并且每一对都与TS线221至229中的一根相连以分别形成各自由两个SDRAM设备和单根TS线构成的分支231至239。在图2所示的实施例中，存储器模块200包括形成9条分支的18个SDRAM设备，然而存储器模块200可以包括任何数目的SDRAM设备和分支。而且在其它实施例中，一条分支可以含有两个以上SDRAM设备。在一个实施例中，存储器模块200还包括电阻器265和电阻器270。在一个实施例中，电阻器265与TS线221上的SDRAM设备241和242串联连接并且连接至存储器总线275。类似地，在一个实施例中，电阻器275与TS线222上的SDRAM设备243和244串联连接并且连接至存储器总线275。电阻器265和270在一个实施例中是25欧姆电阻器。在其它实施例中，电阻器265和270是阻值范围在约5欧姆至150欧姆之间的电阻器。在一个实施例中，电阻器265和270的大小相同。而在其他实施例中，电阻器265和270的大小不同。在一个实施例中，存储器模块200可以具有与TS线221和222中的一根或两根相耦合并且分别与SDRAM设备241、242和SDRAM设备243、244串联连接、同时还连接至存储器总线275的一个以上电阻器。例如，TS线221可以具有与TS线221上的SDRAM设备241和242串联连接并且还连接至存储器总线275的两个电阻器。类似本文档来自技高网...

【技术保护点】
一种装置，包括：耦合至一存储器总线的多个动态随机存取存储器（ＤＲＡＭ）设备和多个同步动态随机存取存储器（ＳＤＲＡＭ）设备中的一种，所述ＤＲＡＭ设备和ＳＤＲＡＭ设备中的一种的每一个都经由多根传输信号线中的至少一根与所述存储器总线耦合； 以及与耦合至所述存储器总线的第一传输信号线相耦合的第一电阻器，所述第一电阻器与第一ＤＲＡＭ设备和第一ＳＤＲＡＭ设备中的一个相串联。

【技术特征摘要】
【国外来华专利技术】...

【专利技术属性】
技术研发人员：G昌，
申请(专利权)人：英特尔公司，
类型：发明
国别省市：US[美国]