并联结构的功率半导体器件制造技术

技术编号:29164728 阅读:57 留言:0更新日期:2021-07-06 23:08
本实用新型专利技术公开一种并联结构的功率半导体器件,包括由环氧封装体包覆的芯片基板、第一芯片组和第二芯片组,所述芯片基板的一端自环氧封装体内向外伸出作为第一端子,位于环氧封装体内的该芯片基板的另一端通过一第一连接片与第一芯片组的上层电极连接,所述第一连接片远离第一芯片组的一端向下折弯并与芯片基板连接;一端位于所述第一芯片组与第二芯片组之间的第二连接片的两个表面对应与第一芯片组的下层电极、第二芯片组的上层电极电连接,所述第二连接片的另一端向下折弯并与一基板连接,此基板远离第二连接片的一端自环氧封装体内向外伸出作为第二端子。本实用新型专利技术在实现对大功率芯片的封装的同时,降低芯片的结构应力以及在热应力下发生损伤的风险。应力以及在热应力下发生损伤的风险。应力以及在热应力下发生损伤的风险。

【技术实现步骤摘要】
并联结构的功率半导体器件


[0001]本技术涉及功率半导体产品
,特别涉及一种并联结构的功率半导体器件。

技术介绍

[0002]近年来功率半导体产品小型化、轻量化发展的趋势越来越显著。对于并联结构的产品,现有封装结构通常把芯片并排放置,受限于产品长宽尺寸,难以封装更大尺寸的芯片,限制了产品功率密度的提升。

技术实现思路

[0003]本技术目的是提供一种并联结构的功率半导体器件,该并联结构的功率半导体器件在实现对大功率芯片的封装的同时,降低芯片的结构应力以及在热应力下发生损伤的风险。
[0004]为达到上述目的,本技术采用的技术方案是:一种并联结构的功率半导体器件,包括由环氧封装体包覆的芯片基板、第一芯片组和第二芯片组,所述第一芯片组、第二芯片组叠置于芯片基板上,所述第二芯片组位于第一芯片组下方且该第二芯片组的下层电极与芯片基板电连接;
[0005]所述芯片基板的一端自环氧封装体内向外伸出作为第一端子,位于环氧封装体内的该芯片基板的另一端通过一第一连接片与第一芯片组的上层电极连接,所述第一连接片远离第一芯片组的一本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种并联结构的功率半导体器件,其特征在于:包括由环氧封装体(1)包覆的芯片基板(2)、第一芯片组(3)和第二芯片组(4),所述第一芯片组(3)、第二芯片组(4)叠置于芯片基板(2)上,所述第二芯片组(4)位于第一芯片组(3)下方且该第二芯片组(4)的下层电极与芯片基板(2)电连接;所述芯片基板(2)的一端自环氧封装体(1)内向外伸出作为第一端子(21),位于环氧封装体(1)内的该芯片基板(2)的另一端通过一第一连接片(5)与第一芯片组(3)的上层电极连接,所述第一连接片(5)远离第一芯片组(3)的一端向下折弯并与芯片基板(2)连接;一端位于所述第一芯片组(3)与第二芯片组(4)之间的第二连接片(6)的两个表面对应与第一芯片组...

【专利技术属性】
技术研发人员:吴炆皜何洪运郝艳霞
申请(专利权)人:苏州固锝电子股份有限公司
类型:新型
国别省市:

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1