一种集成芯片参数配置的系统及方法技术方案

本发明专利技术涉及一种集成芯片参数配置的系统及方法，系统包括一个主控模块和多个终端模块，所述终端模块包括配置寄存器，所述主控模块，用于通过配置总线将配置命令发送给各个所述终端模块；所述终端模块，用于接收所述配置总线上的配置命令，并根据配置命令对相关配置寄存器进行对应操作。本发明专利技术能够减少走线的数量，缓解对片上布线的压力，同时对配置总线采用了可以缓冲传送的技术，避免了长距离走线带来的主频制约。

【技术实现步骤摘要】

本专利技术涉及集成电路芯片的参数配置领域，尤其涉及一种集成芯片参数配置的系统及方法。
技术介绍
集成电路芯片一般需要设置一些配置寄存器来控制芯片的运行参数并监测芯片的运行状态。传统上，对配置寄存器的设计采用集中式的控制方式，将芯片所有的寄存器集中放置在一个主控模块中，各模块所需要的配置参数从主控模块的各寄存器引出，通过全局连线接入到分布到芯片各处的子模块中。采用集中式的设计方法，当芯片规模变大、模块变多、相应配置寄存器数量增多的情况下，大量的全局连线会对芯片的布线造成制约；同时集成电路在进入深亚微米工艺阶段之后，走线的延迟相对逻辑延迟显著上升，全局连线过长的距离会带来较大的延迟，从而制约芯片的频率。
技术实现思路
为解决上述问题，本专利技术提供了一种集成芯片参数配置的系统及方法，能够减少了走线的数量，缓解对片上布线的压力，同时对配置总线采用了可以缓冲传送的技术，避免了长距离走线带来的主频制约。本专利技术公开了一种集成芯片参数配置的系统，包括一个主控模块和多个终端模块，所述终端模块包括配置寄存器，所述主控模块，用于通过配置总线将配置命令发送给各个所述终端模块；所述终端模块，用于接收所述配置总线上的配置命令，并根据配置命令对相关配置寄存器进行对应操作。所述配置总线包括命令总线和响应总线；所述主控模块进一步用于通过命令总线将配置命令发送给各个所述终端模块；-->所述终端模块，进一步用于接收所述命令总线上的配置命令，并对相关配置寄存器进行对应操作，在配置命令为读命令时，通过响应总线将从所述配置寄存器读取的数据返回给所述主控模块。所述命令总线采用树状分布方式，从所述主控模块起，经多级分叉后，连接至所述终端模块。所述响应总线采用树状分布方式，从所述终端模块起，经多级合并后，连接至所述主控模块。所述系统采用配置总线协议，所述配置总线协议采用单向驱动方式，所述命令总线由所述主控模块驱动，所述终端模块接收；所述响应总线由所述终端模块驱动，所述主控模块接收。所述系统采用配置总线协议，所述配置总线协议采用串行传送方式，发送端将数据拆分成多个包，通过配置总线进行依次连续多拍传输，接收端将接收的配置总线的数据进行拼接。进行所述依次连续多拍传输时，每拍具有有效位。所述终端模块进一步包括：译码逻辑模块、所述配置寄存器和返回控制模块，所述译码逻辑模块用于监测所述命令总线，接收配置命令进行译码，对于写命令，修改对应的所述配置寄存器，对于读命令，读取所述配置寄存器的数据；所述返回控制模块，用于将读取的数据通过响应总线返回给所述主控模块。所述系统还包括超时监控模块，所述超时监控模块连接所述命令总线和所述响应总线，所述超时监控模块，用于监听所述命令总线，监听到读命令后，监听所述响应总线，在最大的时间间隔内未监听到有效反应后，通过所述响应总线向所述主控模块返回数据。所述响应总线通过或逻辑进行合并。所述命令总线和所述响应总线中插有缓冲区。本专利技术还公开了一种集成芯片参数配置的方法，包括：-->步骤1，将配置寄存器置于终端模块；步骤2，主控模块通过配置总线将配置命令发送给各个所述终端模块；步骤3，所述终端模块接收所述配置总线上的配置命令，并对相关配置寄存器进行对应操作。所述配置总线包括命令总线和响应总线；所述步骤2进一步为所述主控模块通过命令总线将配置命令发送给各个所述终端模块；所述步骤3进一步为所述终端模块接收所述命令总线上的配置命令，并对相关配置寄存器进行对应操作，在配置命令为读命令时，通过响应总线将读取的数据返回给所述主控模块。所述步骤1还包括，将所述命令总线按树状进行分布，从所述主控模块起，经多级分叉后，连接至所述终端模块。所述步骤1还包括，将所述响应总线按树状分布，从所述终端模块起，经多级合并后，连接至所述主控模块。所述步骤2进一步为所述主控模块驱动所述命令总线发送配置命令，所述终端模块接收所述配置命令；所述步骤3中通过配置总线将读取的数据返回给所述主控模块进一步为所述终端模块驱动所述响应总线发送所述数据，所述主控模块接收所述数据。所述步骤2中将配置命令发送给各个所述终端模块和所述步骤3中将读取的数据返回给所述主控模块进一步为发送端将数据拆分成多个包，通过配置总线进行依次连续多拍传输，接收端将接收的配置总线的数据进行拼接。进行所述依次连续多拍传输时，每拍具有有效位。所述步骤3进一步为监测所述命令总线，接收配置命令进行译码，对于写命令，修改对应的所述配置寄存器，对于读命令，读取所述配置寄存器的数据；将读取的数据通过响应总线返回给所述主控模块。所述方法还包括步骤201，超时监控模块监听所述命令总线，监听到读命令后，监听所述响应总线，在最大的时间间隔内未监听到有效反应后，通过所述响应总线向所述主控模块返回数据。所述步骤1还包括：-->步骤211，将所述响应总线通过或逻辑进行合并。所述步骤1还包括，步骤221，向所述命令总线和所述响应总线中插入缓冲区。本专利技术的有益效果在于，通过将配置寄存器放置在终端模块，减少了走线的数量，缓解对片上布线的压力；通过采用多拍传送和缓冲传送，避免了长距离走线带来的主频制约；通过引入监听功能，避免在非法地址请求时，陷入死机停转状态。附图说明图1是本专利技术集成芯片参数配置的系统的结构图；图2是主控模块写操作过程流程图；图3是主控模块读操作过程流程图；图4是终端模块操作过程流程图；图5是终端模块的结构图；图6是超时监控模块的结构图；图7是命令总线逻辑层次结构图；图8是响应总线逻辑层次结构图；图9是本专利技术集成芯片参数配置的方法的流程图。具体实施方式下面结合附图，对本专利技术做进一步的详细描述。本专利技术系统结构如图1所示，包括一个主控模块101、多个终端模块102、超时监控模块103。配置寄存器位于终端模块102内。主控模块101通过配置总线协议实现对终端模块102内配置寄存器的读写。配置总线协议规定，配置总线是单向驱动，配置总线分为命令总线和响应总线两类。命令总线由主控模块101驱动，经过多级缓冲后连接到所有的终端模块102，用于传送主控模块101发往终端模块102的读写命令，对于读命令，命-->令总线只传送读地址，对于写命令，命令总线除传递写地址外还传送对应的写数据。逻辑层次结构如图7所示。命令总线在传送过程中可以插入缓冲区，通过将长连线切分成多段避免导线延迟成为走线的瓶颈，同时协议每拍都有对应的有效位，保证了数据传送的正确。响应总线由终端模块102驱动，由于系统中存在多个终端模块102，每个终端模块102拥有自己的响应总线，多条的响应总线通过或逻辑处理合并为一条响应总线传送至主控模块101。逻辑层次结构如图8所示。响应总线的每一根线在空闲时都驱动为0，由于同时只存在一个终端模块102处于读命令状态，可以将多个终端模块102的简单的或逻辑后进行传送，以减少走线的数量。配置总线协议规定采用串行传送方式，发送端将数据拆分成多个包，通过配置总线进行依次连续多拍传输，接收端将接收的配置总线的数据进行拼接；其中，每拍具有有效位。终端模块102中的每个寄存器会分配唯一的寄存器地址，通过命令总线实现对寄存器地址空间的寻址读写和写数据传送，通过响应总线实现寄存器数据的返回。终端模块102结构如图5所示，包括：译码逻辑模块501、配置寄存器502和本文档来自技高网...

【技术保护点】
一种集成芯片参数配置的系统，包括一个主控模块和多个终端模块，其特征在于，所述终端模块包括配置寄存器，　所述主控模块，用于通过配置总线将配置命令发送给各个所述终端模块；　所述终端模块，用于接收所述配置总线上的配置命令，并根据配置命令对相关配置寄存器进行对应操作。

【技术特征摘要】
1.一种集成芯片参数配置的系统，包括一个主控模块和多个终端模块，其特征在于，所述终端模块包括配置寄存器，所述主控模块，用于通过配置总线将配置命令发送给各个所述终端模块；所述终端模块，用于接收所述配置总线上的配置命令，并根据配置命令对相关配置寄存器进行对应操作。2.如权利要求1所述的集成芯片参数配置的系统，其特征在于，所述配置总线包括命令总线和响应总线；所述主控模块进一步用于通过命令总线将配置命令发送给各个所述终端模块；所述终端模块，进一步用于接收所述命令总线上的配置命令，并对相关配置寄存器进行对应操作，在配置命令为读命令时，通过响应总线将从所述配置寄存器读取的数据返回给所述主控模块。3.如权利要求2所述的集成芯片参数配置的系统，其特征在于，所述命令总线采用树状分布方式，从所述主控模块起，经多级分叉后，连接至所述终端模块。4.如权利要求2所述的集成芯片参数配置的系统，其特征在于，所述响应总线采用树状分布方式，从所述终端模块起，经多级合并后，连接至所述主控模块。5.如权利要求2所述的集成芯片参数配置的系统，其特征在于，所述系统采用配置总线协议，所述配置总线协议采用单向驱动方式，所述命令总线由所述主控模块驱动，所述终端模块接收；所述响应总线由所述终端模块驱动，所述主控模块接收。6.如权利要求2所述的集成芯片参数配置的系统，其特征在于，所述系统采用配置总线协议，所述配置总线协议采用串行传送方式，发送端将数据拆分成多个包，通过配置总线进行依次连续多拍传输，接收端将接收的配置总线的数据进行拼接。7.如权利要求6所述的集成芯片参数配置的系统，其特征在于，进行所述依次连续多拍传输时，每拍具有有效位。8.如权利要求2所述的集成芯片参数配置的系统，其特征在于，所述终端模块进一步包括：译码逻辑模块、所述配置寄存器和返回控制模块，所述译码逻辑模块用于监测所述命令总线，接收配置命令进行译码，对于写命令，修改对应的所述配置寄存器，对于读命令，读取所述配置寄存器的数据；所述返回控制模块，用于将读取的数据通过响应总线返回给所述主控模块。9.如权利要求2所述的集成芯片参数配置的系统，其特征在于，所述系统还包括超时监控模块，所述超时监控模块连接所述命令总线和所述响应总线，所述超时监控模块，用于监听所述命令总线，监听到读命令后，监听所述响应总线，在最大的时间间隔内未监听到有效反应后，通过所述响应总线向所述主控模块返回数据。10.如权利要求4所述的集成芯片参数配置的系统，其特征在于，所述响应总线通过或逻辑进行合并。11.如权利要求2所述的集成芯片参数配置的系统，其特征在于，所述命令总线和所述响应总线中插有缓冲区。12.一种集成芯片参数...

【专利技术属性】
技术研发人员：李晓钰，高翔，陈云霁，
申请(专利权)人：中国科学院计算技术研究所，
类型：发明
国别省市：11[中国|北京]