【技术实现步骤摘要】
一种带稳定电平转换器的串并转换电路
本技术属于半导体集成电路设计
，尤其涉及一种采用GaAsPHEMT(赝失配高电子迁移率场效应晶体管)工艺制作的带稳定电平转换器的串并转换电路。
技术介绍
高速串转并口电路广泛应用于单片微波集成电路的射频控制传输链中。相比于普通的并口控制电路，串并转换电路具有速度快、易处理等优点。单片微波集成电路中的串并转换电路的速度和功耗往往受限于其电平转换模块。随着雷达数字化和单片微波电路的发展，对串并转换的准确度、速度和功耗的要求越来越高。在典型的射频收发系统中，外部的串口控制信号通过一个串并转换电路，转换成并口信号，以分别控制单片微波电路中的移相器、衰减器和开关等，串并转换电路中传统的电平转换电路、电压产生电路等电路的实现方法简单，其翻转点模糊、噪声容限低、温漂大和速度慢等缺陷严重限制了电路的波控速度和准确度。
技术实现思路
为解决上述技术问题，本技术提供了一种带稳定电平转换器的串并转换电路，通过引入高精比较器、跟随器和滤波器等技术，在增加了电路的功能的同时提高了串并转换的速度...
【技术保护点】
1.一种带稳定电平转换器的串并转换电路，其特征在于，包括电平转换单元、电压产生单元、通信单元和上电复位单元，/n所述电平转换单元的输入端分别连接外部TTL数据、时钟CLK、并行时钟DARY，所述电平转换单元的输出端分别连接所述通信单元，为通信单元提供输入数据和时钟的DCFL数据串口信号；所述电压产生单元的输出端分别与通信单元及上电复位单元的输入端连接，为通信单元及上电复位单元供电；/n所述通信单元包括若干位由D触发器构成的移位寄存器和若干位由D触发器构成的并行转换器，所述移位寄存器用以接收输入的DCFL数据串口信号，将并将上述串口信号转换为并口信号传输给所述并行转换器，所述...
【技术特征摘要】
1.一种带稳定电平转换器的串并转换电路，其特征在于，包括电平转换单元、电压产生单元、通信单元和上电复位单元，
所述电平转换单元的输入端分别连接外部TTL数据、时钟CLK、并行时钟DARY，所述电平转换单元的输出端分别连接所述通信单元，为通信单元提供输入数据和时钟的DCFL数据串口信号；所述电压产生单元的输出端分别与通信单元及上电复位单元的输入端连接，为通信单元及上电复位单元供电；
所述通信单元包括若干位由D触发器构成的移位寄存器和若干位由D触发器构成的并行转换器，所述移位寄存器用以接收输入的DCFL数据串口信号，将并将上述串口信号转换为并口信号传输给所述并行转换器，所述并行转换器将转换后的并口信号输出；
所述上电复位单元的输入端与通信单元输出端连接，其用以在断电后重新上电时，实现电平复位的功能。
2.根据权利要求1所述的一种带稳定电平转换器的串并转换电路，其特征在于，所述电平转换单元包括数据包括数据输入端IN、第一至第九电阻、第一至第五晶体管、第一至第三二极管、电源VEE、地GND和数据输出端OUT；
其中，第一电阻R1的一端与数据输入端IN连接，另一端与第二电阻R2相接后连至第一晶体管Q1的基极；第三电阻R3的一端分别和第四电阻R4和第五电阻R5相连，第四电阻R4的另一端和第一晶体管Q1的集电极相连，第五电阻R5的另一端和第二晶体管Q2的集电极相连后接至第五晶体管Q5的基极；第一晶体管Q1和第二晶体管Q2的发射极相连后接至第三晶体管Q3的集电极；第六电阻R6的一端在连接第四晶体管Q4的基极和集电极后构成偏置电压输入端，接至第三晶体管Q3的基极，第七电阻R7和第八电阻R8相连后构成参考电压输入端，接至第二晶体管Q2的基极；第五晶体管Q5的发射极依次连接第一二极管D1、第二二极管D2、第三二极管D3，再接至第九电阻R9的一端后组成输出端OUT；第一电阻R1、第三电阻R3、第六电阻R6、第七电阻R7的另一端和第五晶体管的集电极相连后接地GND；第二电阻R2、第八电阻R8和第九电阻R9的另一端和第三晶体管Q3、第四晶体管Q4的发射极相连后接至电源VEE。
3.根据权利要求1所述的一种带稳定电平转换器的串并转换电路，其特征在于，所述电压产生单元包括第十电阻R10、第十一电阻R11、第十二电阻R12、第...
【专利技术属性】
技术研发人员：仲佳军，张翼，杨磊，周浩，沈加晨，吴广来，蔡志匡，肖建，郭宇峰，
申请(专利权)人：南京邮电大学，
类型：新型
国别省市：江苏;32
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。